電源網(wǎng)格的基本知識介紹

　　替代昂貴的晶體管級仿真的另外一種方法是利用門(mén)級或更高層工具從活動(dòng)信息中獲取以觸發(fā)數據形式出現的平均電流。觸發(fā)數據其實(shí)只是一個(gè)門(mén)在上千個(gè)時(shí)鐘的仿真周期內完成高低電平切換的次數。將這些觸發(fā)數據除以時(shí)鐘周期數就可以得到活動(dòng)信息。例如，一個(gè)存儲器電路的內核的活動(dòng)性可能是0.02%，而一個(gè)數據路徑可能接近5%。對與電源網(wǎng)格相連的晶體管來(lái)說(shuō)，這些因子可以轉換成平均電流信息。

　　當然，設計師必須判斷整個(gè)電源網(wǎng)格上流動(dòng)的平均電流，以便評估給定設計的可靠性風(fēng)險。只是判斷被隔離了的模塊平均行為是不夠的，因為模塊在全芯片流程中可能只是周期性的工作。此外，即使對電源網(wǎng)格中的一部分作改動(dòng)也會(huì )對全局有影響。數據壓縮也是不能使用的，因為數據壓縮本身可能會(huì )掩蓋某些真正的EMI問(wèn)題。因此除非整個(gè)芯片作為一個(gè)實(shí)體得到了全面的驗證，否則仍然存在EMI預測精度不足的風(fēng)險。任何用作該用途的工具必須具備分析百萬(wàn)個(gè)電阻網(wǎng)絡(luò )的能力。

　　電源網(wǎng)格分析現已成為出帶之前一個(gè)關(guān)鍵的設計驗證部分。由于IR壓降、地線(xiàn)反彈和EMI的存在，IC電源分配系統的設計變得異常復雜。在較早以前，對電源網(wǎng)格進(jìn)行DRC、LVS和手工計算即可確保得到一個(gè)完美的電源網(wǎng)格設計，花較多的精力設計電源網(wǎng)格在當時(shí)被認為是一種可以接受的解決方案。而在當今激烈競爭的市場(chǎng)上，過(guò)多地考慮電源網(wǎng)格會(huì )導致良品率下降，設計缺乏競爭性，而考慮欠妥也會(huì )導致出帶失敗、流片反復和代價(jià)高昂的現場(chǎng)故障－終究無(wú)法兩全其美。