電磁兼容/電磁干擾的設計技巧和實(shí)戰設計問(wèn)答

本文章將以問(wèn)答的形式，從PCB設計技巧及抗干擾措施、屏蔽設計要點(diǎn)、手持產(chǎn)品干擾源定位及解決方案等角度探討電磁兼容設計的設計技巧及實(shí)戰設計中的難題，以幫助工程師進(jìn)一步理解電磁兼容器件選型方法與設計技巧，更好地進(jìn)行產(chǎn)品的電磁兼容設計。

Q1：PCB設計中濾波時(shí)選用電感值和電容值的方法是什么?

A1：電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應能力。如果LC的輸出端會(huì )有機會(huì )需要瞬間輸 出大電流，則電感值太大會(huì )阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì )較大。而電容的ESR/ESL也會(huì )有影響。另外，如果這LC是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對負反饋控制(negative feedback control)回路穩定度的影響。

Q2：PCB設計中模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差?

A2：LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。 因為電感的感抗(reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì )耗能，效率較差，且要注意所選電阻能承受的功率。

Q3：在設計PCB板時(shí)，有如下兩個(gè)疊層方案： 疊層1 》信號 》地 》信號 》電源+1.5V 》信號 》電源+2.5V 》信號 》電源+1.25V 》電源+1.2V 》信號 》電源+3.3V 》信號 》電源+1.8V 》信號 》地 》信號 疊層2 》信號 》地 》信號 》電源+1.5V 》信號 》地 》信號 》電源+1.25V +1.8V 》電源+2.5V +1.2V 》信號 》地 》信號 》電源+3.3V 》信號 》地 》信號 哪一種疊層順序比較優(yōu)選?對于疊層2，中間的兩個(gè)分割電源層是否會(huì )對相鄰的信號層產(chǎn)生影響?這兩個(gè)信號層已經(jīng)有地平面給信號作為回流路徑。

A3：應該說(shuō)兩種層疊各有好處。第一種保證了平面層的完整，第二種增加了地層數目，有效降低了電源平面的阻抗，對抑制 系統EMI有好處。 理論上講，電源平面和地平面對于交流信號是等效的。但實(shí)際上，地平面具有比電源平面更好的交流阻抗，信號優(yōu)選地平面作為回流平面。但是由于層疊厚度因素的 影響，例如信號和電源層間介質(zhì)厚度小于與地之間的介質(zhì)厚度，第二種層疊中跨分割的信號同樣在電源分隔處存在信號回流不完整的問(wèn)題。