利用集成式電源管理實(shí)現更小的機器視覺(jué)系統

由于機器視覺(jué)系統的尺寸不斷變小，而這些系統的處理能力持續飛速增長(cháng)，電源管理正進(jìn)一步成為新機器視覺(jué)系統的重要設計因素。目前，最新的FPGA和用于機器視覺(jué)系統的處理器有一個(gè)共同的要求，即需要多個(gè)供電軌供電。通常用于這些FPGA和處理器的電源要求使用多個(gè)分立式開(kāi)關(guān)穩壓器和LDO。

在這些分立式電源設計中，使用開(kāi)關(guān)穩壓器來(lái)為高電流內核電軌供電，使用LDO為對噪聲更敏感、低電流的時(shí)鐘供電。更多新的集成式電源解決方案正在開(kāi)發(fā)中，以便滿(mǎn)足更小的PCB面積要求，如機器視覺(jué)系統中。這些新的多通道集成式電源管理解決方案在單芯片IC中集成多個(gè)開(kāi)關(guān)穩壓器、LDO和監控/看門(mén)狗定時(shí)器，極大地縮減了用于FPGA的典型多電軌電源解決方案的尺寸、成本和設計時(shí)間。隨著(zhù)客戶(hù)設計周期的不斷縮短，產(chǎn)生多個(gè)電軌的單電源IC變得越來(lái)越重要，它們極為靈活且易于配置，因此單個(gè)多通道IC可快速用于不同的應用或配置中，輕松減少設計時(shí)間以及新產(chǎn)品的上市時(shí)間。(見(jiàn)圖1)

使用uPMU為FPGA和處理器供電的優(yōu)勢有：

●經(jīng)濟有效的解決方案

●電路板占位面積小

●可輕松實(shí)現時(shí)序控制和電壓跟蹤

●低噪聲、開(kāi)關(guān)錯相工作，減少EMI

●無(wú)需使用外部同步信號

●使用簡(jiǎn)便，不需要具有太多的電源專(zhuān)業(yè)知識

●更少的元器件、更高的可靠性

解決方案尺寸

將多個(gè)開(kāi)關(guān)降壓穩壓器、LDO、電源監控器和看門(mén)狗功能集成到單芯片解決方案中，可以大幅縮小多軌電源解決方案的PCB面積。ADP5034就是一個(gè)很好的范例，它是一款集成兩個(gè)300 mA LDO的雙通道降壓穩壓器，采用24引腳LFCSP封裝。ADP5034在單個(gè)封裝中集成多個(gè)開(kāi)關(guān)穩壓器和LDO，實(shí)現新一代高集成度多路輸出穩壓器，只需非常小的電路板空間。集成開(kāi)關(guān)穩壓器以3MHz開(kāi)關(guān)頻率工作，允許使用非常小的片式電感，極大地減少解決方案的整體尺寸。ADP5034解決方案的整體尺寸僅為72mm2。易于使用

新產(chǎn)品的設計周期越來(lái)越短，初始階段易于設計、未來(lái)又能根據設計要求輕松修改的新型電源管理解決方案對于保證新產(chǎn)品發(fā)布日期日益重要。ADP5041多路輸出穩壓器提供一個(gè)降壓穩壓器和兩個(gè)300mA LDO，并集成上電復位功能和看門(mén)狗定時(shí)器以支持基于高可靠性處理器的系統。ADP5041的所有集成穩壓器都有專(zhuān)用使能引腳，賦予電源設計工程師極大的靈活性，可以通過(guò)硬件使能或禁用各穩壓器，無(wú)需任何軟件開(kāi)銷(xiāo)，并且可以輕松控制三個(gè)電源軌的上電時(shí)序。各穩壓器的輸出電壓利用外部電阻分壓器設置，電源設計工程師同樣可以利用這一點(diǎn)來(lái)輕松快捷地更改輸出電壓，從而滿(mǎn)足原型開(kāi)發(fā)和新設計重用對不同輸出電壓組合的需求。多路輸出穩壓器的各集成穩壓器都有獨立的使能引腳和電阻可編程的輸出電壓，有助于降低電源設計的復雜度，縮短設計時(shí)間，加快新產(chǎn)品上市。

更少的元器件、更高的可靠性

圖2顯示分立式雙通道降壓穩壓器和雙通道300mA LDO組成的電源解決方案示例布局，以及單芯片ADP5034多路輸出穩壓器示例布局。分立電源解決方案需要將22個(gè)器件貼裝在97mm2 PCB面積上，而ADP5034解決方案只需將19個(gè)器件貼裝在72mm2 PCB面積上。ADP5034解決方案所需的PCB面積減少35%，并且節省了貼裝3個(gè)器件的成本。如果考慮到采購、倉儲、貼裝、檢查成本，則在PCB上貼裝1個(gè)器件的成本可能高達3美分。PCB上貼裝的器件數目越多，生產(chǎn)出殘次品的風(fēng)險也就越大；通過(guò)減少PCB上貼裝的器件數目，便可降低生產(chǎn)成本，同時(shí)提升生產(chǎn)工藝的可靠性。

低噪聲解決方案