透過(guò)現象看本質(zhì)揭秘FPGA電源的幾個(gè)考慮事項

引言

FPGA是一種提供許多邏輯單元和其他功能(如收發(fā)器、PLL和用于復雜處理任務(wù)的MAC單元)的器件。FPGA現在變得非常強大，有效地為它們供電是設計的一個(gè)重要方面，這一點(diǎn)常常被低估。

本文分析了針對FPGA的電源要求，提供了關(guān)于如何將其放在PCB上和放在什么位置的指導，并通過(guò)一個(gè)設計示例讓讀者熟悉設計步驟，設計當中FPGA所在的系統由12V總線(xiàn)供電，這是來(lái)自市電供電SMPS的主輸出。

功耗估算器和電壓要求

FPGA設計的一個(gè)重要方面是確定所需電壓要求和每個(gè)電壓軌的電流要求。各大FPGA廠(chǎng)商都提供了綜合性計算器來(lái)幫助確定這些要求，考慮因素包括器件工作頻率、所用門(mén)電路數量以及門(mén)電路的切換率。例如，Altera提供了PowerPlay Early Power Estimator，Xilinx提供了XPower Analyzer。

POL和配電系統

核心電壓較低的FPGA需要高電流、高精度和最小紋波。為實(shí)現這一目標，去耦電容器的位置應當盡量鄰近FPGA，使去耦通路中的ESR和ESL最小。

另一種合適做法是將POL穩壓器放在盡量鄰近器件的位置，但不影響FPGA的輸入和輸出路徑。更高的工作頻率和控制、驅動(dòng)器與MOSFET和集成度有助于實(shí)現緊湊的布局。小解決方案占位面積允許將穩壓器放在FPGA的近旁，從而改善穩壓器瞬態(tài)響應。圖1提供了來(lái)自Vishay microBUCK產(chǎn)品的一種3A穩壓器示例。

圖1： 階躍響應為SiP12107。

從圖中可以看出，在22 μF (0805) 最小輸入和輸出電容時(shí)，階躍響應為37 mV Pk-Pk(負載還有一些電容)。穩壓器使用電流模式恒定導通時(shí)間 (CM-COT) 拓撲結構，且不需要通過(guò)外部紋波抑制來(lái)提供穩定性。這可以幫助降低元件數量和提供優(yōu)異的瞬態(tài)響應。選擇合適的穩壓器

在選擇穩壓器時(shí)，首要選擇標準之一是所要求的輸入工作電壓。其次應當檢查電流要求。在最終備選器件名單確定后，再對一些特性進(jìn)行檢查，如工作頻率范圍、低電流模式省電量等，這樣設計人員就能確定最適合應用的器件。

多家開(kāi)關(guān)穩壓器供應商現在都提供在線(xiàn)仿真工具來(lái)輔助電源設計。例如，Vishay穩壓器有PowerCAD在線(xiàn)仿真工具支持。在使用上述方法分析了可選器件之后，在線(xiàn)仿真工具可讓用戶(hù)快速完成設計(參見(jiàn)圖2的仿真電路原理圖)。這個(gè)步驟完成后，接著(zhù)可以檢查工作波形，如啟動(dòng)、階躍響應及穩態(tài)工作，以了解電流和電壓幅值。該仿真器的特性還包括高效率、所有元件損耗的細分類(lèi)目以及BOM生成器。

圖2：Vishay PowerCAD軟件仿真電路原理圖

初始設計過(guò)程示例

我們以選擇時(shí)鐘速度為362 MHz的Cyclone IV EP4CGX75為例。

1.合理選擇器件。從表2可以看出，器件的核心電壓在電流為5 A時(shí)是1.2V。另外還有來(lái)自這個(gè)電壓軌的另一個(gè)1A要求，使得來(lái)自該電壓軌的總電流要求為6A。實(shí)際上，其他兩個(gè)電壓也是這樣，并且導致圖3所示的電源架構。

圖3：示例解決方案

2.運行Vishay PowerCAD仿真器，得到表中的結果。