向FPGA內植入嵌入式軟核的電容在線(xiàn)測試電路

其中，D0~D7為八位數據輸入端口，給內部寄存器裝入40位控制數據，本文采用串行輸入，所以只用到D7位與FPGA相連；CLKIN為外部參考時(shí)鐘輸入，本設計采用100M外部時(shí)鐘輸入；W_CLK為字輸入信號，上升沿有效;FQ_UD為頻率更新控制信號，時(shí)鐘上升沿確認輸入數據有效；VINP和VINN分別為內部比較器的正負輸入端；IOUT為內部DAC輸出端；IOUTB為“互補”DAC輸出端；AVDD和DVDD采用+5V供電。IOUT輸出信號經(jīng)過(guò)濾波器后作為測試電路的激勵信號。

4.測試結果與結論

經(jīng)過(guò)上述系統設計，試驗測得的結果如表1所示。

結果中*表示數據不停變化或者結果超出量程。

通過(guò)上述實(shí)測值與標準值的比較可以看出本文設計的由FPGA控制的電容在線(xiàn)測試系統具有多量程自動(dòng)選擇，測試精度高，使用方便等特點(diǎn)，測試范圍達到0.01μF~3μF.經(jīng)理論分析和試驗證明，該設計具有很強的實(shí)用性和可靠性。