基于FPGA的全數字FSK調制解調器設計

1 系統整體結構框圖

本文設計的FSK調制解調器采用了ALTERA公司的EP1C3T144C8芯片，系統主時(shí)鐘頻率為20 MHz(芯片外部有源晶振)，“0”，“1”數字信號由偽隨機信號(m序列)發(fā)生器產(chǎn)生。為完成FSK調制器和解調器的發(fā)送與接收，由FPGA芯片完成的系統整體邏輯功能框圖如圖1所示。

2 系統的具體設計與實(shí)現

2.1 偽隨機序列的產(chǎn)生

最大長(cháng)度線(xiàn)性移位寄存器序列(m序列)是數字通信中非常重要的、應用十分廣泛的一種偽隨機序列。由于他具有隨機性、規律性及較好的自相關(guān)性和互相關(guān)性，而且要求設備簡(jiǎn)單，易于實(shí)現，成本低的特點(diǎn)，本系統采用m序列作為數字基帶信號進(jìn)行程序調試。

m序列是由帶線(xiàn)性反饋的移位寄存器產(chǎn)生的周期最長(cháng)的一種二進(jìn)制序列。線(xiàn)性反饋移位寄存器的一般結構如圖2所示。他是由n級移位寄存器，若干模二加法器組成線(xiàn)性反饋邏輯網(wǎng)絡(luò )和時(shí)鐘脈沖產(chǎn)生器連接而成。

由于帶有反饋，因此在移位脈沖作用下，移位寄存器各級的狀態(tài)將不斷變化，通常將移位寄存器的最后一級作為輸出，由此所產(chǎn)生的輸出序列為：{ak}=a0a1…ak-1。

輸出序列是一個(gè)周期序列，其特性由移位寄存器的級數、初始狀態(tài)、反饋邏輯及時(shí)鐘頻率(決定著(zhù)輸出碼元的寬度)所決定。

當移位奇存器的級數及時(shí)鐘一定時(shí)，輸出序列就由移位寄存器的初始狀態(tài)及反饋邏輯完全確定；當初始狀態(tài)為全零狀態(tài)時(shí)，移位寄存器輸出全0列。因此初始狀態(tài)不能為全零狀態(tài)。

本系統選用m序列的級數為n=7，序列長(cháng)度為m=27-1=127，若選用的反饋系數的八進(jìn)制數值為235，轉換成二進(jìn)制數值為10011101，即c0=c2=c3=c4=c7=1，c1=c5=c6=0。仿真波形如圖3所示。

2.2 FSK調制

本系統是利用2個(gè)獨立的分頻器來(lái)改變輸出載波頻率，以數字鍵控法來(lái)實(shí)現FSK捌制。

數字鍵控法也稱(chēng)為頻率選擇法，他有2個(gè)獨立的振蕩器，數字基帶信號控制轉換開(kāi)關(guān)，選擇不同頻率的高頻振蕩信號實(shí)現FSK調制。鍵控法產(chǎn)生的FSK信號頻率穩定度可以做到很高并且沒(méi)有過(guò)渡頻率，他的轉換速度快，波形好，頻率鍵控法在轉換開(kāi)天發(fā)生轉換的瞬剛，2個(gè)高頻振蕩的輸出電壓通常不相等，于是已調信號在基帶信息變換時(shí)電壓會(huì )發(fā)生跳變，這種現象稱(chēng)為相位不連續，這是頻率鍵控特有的情況。

本文設計的FSK調制系統方框圖如圖4所示。

2.3 FSK解調

過(guò)零檢測法與其他解調方法相比較，最明顯的特點(diǎn)就是結構簡(jiǎn)單，易于實(shí)現，對增益起伏不敏感，特別適用于數字化實(shí)現。他是一種經(jīng)濟、實(shí)用的最佳數字解調方法。其方框圖如圖5所示。他利用信號波形在單位時(shí)間內與零電平軸交義的次數來(lái)測定信號頻率。輸入的已調信號經(jīng)限幅放大后成為矩形脈沖波，再經(jīng)微分電路得到l圾向尖脈沖，然后整流得到單向尖脈沖，每個(gè)尖脈沖表示信號的一個(gè)過(guò)零點(diǎn)，尖脈沖的重復頻率就是信號頻率的2倍。將尖脈沖去觸發(fā)一單穩態(tài)電路，產(chǎn)生一定寬度的矩形脈沖序列，該序列的平均分量與脈沖重復頻率成正比，即與輸入頻率信號成正比。所以經(jīng)過(guò)低通濾波器輸出平均量的變化反映了輸入信號的變化，這樣就完成了頻率-幅度變換，把碼元“1”與“0”在幅度上區分開(kāi)來(lái)，恢復出數字基帶信號。

本文設計的FSK解調方框圖如圖6所示。

3 系統仿真與實(shí)驗結果分析

整個(gè)設計使用VHDL編寫(xiě)，以EP1C3T144CS為下載的目標芯片，在Quartus II軟件平臺上進(jìn)行布局布線(xiàn)后進(jìn)行波形仿真，可得到如圖7所示的波形圖。其中：clk為輸入主時(shí)鐘信號；en為置位信號；clks為clk經(jīng)過(guò)200分頻器的輸出信號；ps7為時(shí)鐘源經(jīng)過(guò)n=7的偽隨機發(fā)生器產(chǎn)生的偽隨機(m序列)信號；fsk為ps7經(jīng)過(guò)FSK調制器后的已調信號；q為fsk經(jīng)過(guò)FSK解調器后的解調信號。

在實(shí)際硬件電路上進(jìn)行測試，用示波器觀(guān)察各個(gè)模塊的工作過(guò)程，得到如圖8和圖9所示的波形圖。

其中，圈8中Ch1為已調信號，Ch2為數字基帶信號。圖9中Ch1為數字基帶信號，Ch2為解調信號。

由上面的軟件和硬件的測試結果可知：

(1)本系統的FSK調制解調器功能已經(jīng)實(shí)觀(guān)，結果正確無(wú)誤，經(jīng)驗證滿(mǎn)足預期的設計指標要求，且其整個(gè)工作過(guò)程可通過(guò)軟件波形仿真，或是實(shí)際硬件電路通過(guò)示波器來(lái)直觀(guān)、清晰觀(guān)察。

(2)傳統的調制解調方式可以采用軟件與硬件結合的方式來(lái)實(shí)現，符合未來(lái)通信技術(shù)發(fā)展的方向。

4 結 語(yǔ)

傳統的FSK調制解調方式都是采用硬件電路實(shí)現，電路復雜、調試不便。文中采用硬件描述語(yǔ)占設計的基于FPGA調制解調器，設計靈活、修改方便，有效地縮小了系統的體積，增加了可靠性，同時(shí)系統采用VHDL語(yǔ)言進(jìn)行設計，具有良好的可移植性及產(chǎn)品升級的系統性。