FPGA與PCB板焊接連接的實(shí)時(shí)失效檢測
加入技術(shù)交流群
問(wèn)題描述：
有哪些因素可造成焊接連接失效呢？
常見(jiàn)失效原因：
1）應力相關(guān)的失效 -- 針對工作中的器件
對工作中的器件，造成焊接連接失效的主要因素是熱-機械應力和震動(dòng)應力。無(wú)論是震動(dòng)，扭矩轉力，熱循環(huán)，材料膨脹，或環(huán)境中的其他應力，其不可避免的結果是由累積損傷造成的機械故障。在焊接連接中，損傷表現為器件與PCB連接處的裂縫。
現行的預測焊接連接失效的方法是統計退化模型。但是，由于統計在大量樣品存在時(shí)才具有實(shí)際意義，基于統計的模型充其量也只能是一種權宜的解決辦法。銳拓集團公司的SJ-BIST可以提供一個(gè)直接的，實(shí)時(shí)的衡量和預測焊接連接失效的手段。
因為焊接點(diǎn)失效也發(fā)生在生產(chǎn)制造過(guò)程中.Ridegtop-GroupSJ-BIST可以監測到未安裝好 的FPGA。這些與制造業(yè)相關(guān)的故障有它自己的一套檢測的挑戰。目視檢查是目前所采用的確定在制造環(huán)境中的失效的方法。主要的缺點(diǎn)是無(wú)法進(jìn)行測試和檢查焊點(diǎn)?！?/P>
作為一個(gè)內嵌式軟核，Ridgetop-GroupSJ-BIST是在生產(chǎn)制造環(huán)境中真正適合PCB-FPGA監測。
BGA封裝連接失效（用于熱循環(huán)）的定義：
業(yè)界關(guān)于BGA封裝連接失效的定義是：
?。保笥?00歐姆的峰值電阻持續200納秒或更長(cháng)時(shí)間。
?。玻谝粋€(gè)失效事件發(fā)生后在10%的時(shí)間內發(fā)生10個(gè)或更多個(gè)失效事件。
焊接失效的類(lèi)型：
1）焊接球裂縫
隨著(zhù)時(shí)間的推移，焊接部位會(huì )因為累積應力的損傷而產(chǎn)生裂縫。裂縫常見(jiàn)于器件與PCB焊接的邊緣。裂縫會(huì )造成焊接球與BGA封裝器件或PCB板的部分分開(kāi)。一種典型的裂縫位置在BGA封裝和焊接球之間,另一種典型的裂縫在PCB和焊接球之間.對已有裂縫的焊接球的繼續損傷就會(huì )導致另一種類(lèi)型的失效-焊接球斷裂。
2）焊接球斷裂
3）缺少焊接球
導致裂縫,最終形成斷裂的后續機械應力還有可能導致斷裂的焊接球的錯位。缺失的焊接球不僅使該引腳的連接永久失效，而且錯位的焊接球可能會(huì )停留在另一個(gè)位置而導致另一個(gè)電路的不可想像的短路。
焊接球失效的電信號表現
解決方案：SJ-BIST實(shí)時(shí)檢測焊接狀態(tài)
在美國銳拓集團公司(Ridgetop-Group)的創(chuàng )新發(fā)明之前，沒(méi)有很好的,已知的辦法檢測工作中的FPGA的應力失效。目前生產(chǎn)制造中使用的目檢，光學(xué)，X-光和可靠性測試等技術(shù)很難奏效，因為反映為電信號失效的故障在器件沒(méi)有加電源的情況下基本上是看不到的。通過(guò)對將要發(fā)生的失效的早期檢測，SJ-BIST支持基于條件(condition-based)的設備維護并能減少間歇性失效。其卓越的靈敏度和精確度使SJ-BIST可以在兩個(gè)時(shí)鐘周期內發(fā)現和報告低至100歐姆的高電阻失效而且沒(méi)有誤報警。作為一個(gè)可縮放的解決方案，它可以附加在用戶(hù)的現存的測試中樞，不會(huì )額外增加資源。
銳拓集團公司的SJ-BIST是一個(gè)可以授權使用的知識產(chǎn)權內核。它的安裝不需要工具和設備。它是一個(gè)Verilog軟內核可以集成在用戶(hù)的FPGA中，只需在PCB上增加一個(gè)小電容以及在現有的測試程序中增加一小段代碼。在某些情況下，甚至電容也是不需要的。SJ-BIST會(huì )占用現有FPGA的門(mén),250FPGA門(mén)就足夠了。
評論