Virtex-5 LXl10的ASlC原型開(kāi)發(fā)平臺設計

　　引 言

　　目前ASIC設計的規模在不斷擴大、復雜度在不斷增加，與此同時(shí)，日益激烈的競爭使得今天的電子產(chǎn)品市場(chǎng)對產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間極為敏感。如何提高驗證的效率已成為一個(gè)巨大的挑戰。當前對ASIC設計者開(kāi)放的3個(gè)主要驗證選擇是仿真(emulation)、模擬(simulation)和FPGA原型(prototypes)開(kāi)發(fā)。隨著(zhù)FPGA的門(mén)數越來(lái)越高，功能越來(lái)越強大，使其成為了ASIC驗證的強有力工具。

　　Virtex一5 LX系列是Xilinx公司推出的新一代65nm工藝FPGA。它與上一代90 nm的FPGA相比，速度平均提高30％，容量增加65％；同時(shí)動(dòng)態(tài)功耗降低35％，靜態(tài)功耗保持同樣低，使用面積減小45％。Virtex一5 LX系列還通過(guò)性能優(yōu)化的IP模塊擁有了550 MHz時(shí)鐘技術(shù)。高性能的SelectIO特性，提供了到667 Mbps DDR2SDRAM和1 200 Mbps QDR II SRAM等外部存儲器的最快連接。

　　本文基于Viitex一5 LX110驗證平臺的設計，探索了高性能FPGA硬件系統設計的一般性方法及流程，以提高FPGA的系統性能。

　　1 系統設計實(shí)現

　　利用FPGA可以很好地對ASIC的功能進(jìn)行驗證。通過(guò)常年對AISC原型驗證平臺的設計和測試發(fā)現，對于某些ASIC，特別是用于通信領(lǐng)域的ASIC，如果能夠在原型驗證階段就可以在實(shí)際環(huán)境中對其性能進(jìn)行嚴格的評估，對其采用的算法進(jìn)行驗證，便能夠很好地保證芯片的性能，從而加快產(chǎn)品的上市時(shí)間。利用通用的FPGA驗證平臺，例如DiniGroup，其價(jià)格昂貴且與系統進(jìn)行互聯(lián)也比較困難，不滿(mǎn)足對系統進(jìn)行現場(chǎng)測試的高度集成性和便攜性的要求。解決這一問(wèn)題的最好方法就是，根據需求直接將FPGA集成到系統當中，設計出適用于現場(chǎng)評估測試的單板驗證平臺。

　　1．1 系統資源評估

　　(1)FPGA資源

　　Virtex一5 LX110包含17 280個(gè)Slice，110 592個(gè)log—ic cell，12個(gè)DCM和6個(gè)PLL；提供高達800個(gè)I／O引腳，23個(gè)I／O板塊，其中每個(gè)I／O都可設置成差分輸出。LX110支持多種I／O類(lèi)型，需要根據系統不同模塊的輸入／輸出特性選擇合適的I／O類(lèi)型，并將所用到的I／O進(jìn)行合理的布局規劃。各種不同I／0類(lèi)型的電氣特性約束嚴格限制了引腳位置的指定，同時(shí)I／O引腳的引出位置影響到BGA封裝的板級走線(xiàn)，因此需要綜合考慮以便對I／O引腳資源進(jìn)行合理的劃分。

　　(2)時(shí)鐘分布

　　系統中的時(shí)鐘信號通常是串擾和EMI問(wèn)題的根源，因此需要對其進(jìn)行合理的規劃。時(shí)鐘信號的完整性是保證系統正常工作的重要因素，在仿真中特別需要關(guān)注。利用FPGA提供的DCM資源可以減少系統所需的時(shí)鐘信號器件，從而減少板級時(shí)鐘網(wǎng)絡(luò )。PCB布線(xiàn)時(shí)應注意將時(shí)鐘信號和數據信號進(jìn)行隔離，以避免串擾的產(chǎn)生。

　　(3)FPGA配置模塊

　　設計合理、適用的FPGA配置方案。Virtex一5提供的配置模式多達8種，本設計選用Xilinx公司提供的PROM配置芯片，通過(guò)JTAG接口將配置文件寫(xiě)入PROM中，系統上電后FPGA和PROM按所設定的配置模式將配置文件從PROM下載到FPGA里，利用FPOA+PROM的組合可以有效地簡(jiǎn)化配置電路設計。此外還可以通過(guò)JTAG接口對FPGA進(jìn)行在線(xiàn)配置。

　　(4)模數轉換模塊

　　系統集成高速雙路模數轉換器，支持高達105 Msps的采樣速率，每路10位輸出。

　　(5)I／O接口模塊

　　系統為各種不同的I／O類(lèi)型提供了相應的接口，支持LVCMOS33、LVCMOS25、LVDS_25類(lèi)型的I／O。

　　(6)電源管理模塊

　　FPGA所需電源主要有3個(gè)：內核電壓(VCCINT)、I／O電壓(VCCO)、輔助電路電壓(VCCAUX)。其他如A／D電壓、FPGA配置芯片電源(內核電壓和I／O電壓)、板級所需的時(shí)鐘電路供電及指示燈供電電壓，總共需提供8個(gè)電源。系統功能框圖如圖1所示。

　　

　　1．2 原理圖符號生成

　　FPGA的可定制特性需要按特定應用進(jìn)行原理圖符號生成。首先，從特殊用途引腳的指定開(kāi)始，例如電源、地引腳、參考電壓引腳以及配置引腳等。只有對這些引腳的正確指定才能保證PCB布板及走線(xiàn)的正確連接。下一步是將邏輯I／0和封裝形式連接起來(lái)，可以利用FPGA的設計開(kāi)發(fā)環(huán)境來(lái)指定，然后導入到PCB布板環(huán)境中。在FPGA的設計開(kāi)發(fā)環(huán)境中，用戶(hù)可以利用圖形界面對引腳進(jìn)行指定，然后在實(shí)現過(guò)程中，FPGA布局布線(xiàn)工具能自動(dòng)地對引腳進(jìn)行指定。在FPGA的設計開(kāi)發(fā)環(huán)境中，能夠進(jìn)行DRC檢驗以保證引腳的合法性。

上一頁(yè) 1 2 3 4 下一頁(yè)