可編程芯片：拼合成一個(gè)模擬解決方案

　　不同的隱喻（metaphor）

　　芯片開(kāi)發(fā)者傾向于向用戶(hù)隱藏起可編程芯片的結構，而代之以一種隱喻來(lái)虛擬化結構。他們希望，這種虛擬化對用戶(hù)更熟悉，對要解決的問(wèn)題更有相關(guān)性。隱喻會(huì )隨硅片的結構，以及供應商對于客戶(hù)與客戶(hù)問(wèn)題的觀(guān)點(diǎn)而變化。例如，在數字PLD的早期，供應商將一只PLD的內部描述為多組NAND門(mén)驅動(dòng)大型NOR門(mén)輸入端，以后成為了表述邏輯功能的標準方法。
當FPGA出現時(shí)，其供應商初期將其描述為大型的邏輯單元陣列，每個(gè)單元都包括一些門(mén)和一個(gè)觸發(fā)器。這些隱喻都非常接近于芯片的實(shí)際電路?，F在，FPGA已變得如此龐大，隱喻已更抽象。今天，看待FPGA的典型方法是將其當作一個(gè)空白單子，一個(gè)人在上面書(shū)寫(xiě)RTL（寄存器傳輸級）邏輯，有便于布放分配的內存塊、DSP（數字信號處理）塊，以及高速I(mǎi)/O單元。沒(méi)人再?lài)L試使隱喻反映出電路情況。

　　從供應商為自己可編程模擬器件所選擇的隱喻中可以看到一種類(lèi)似的差別。以L(fǎng)attice為例，它對自己電源控制器IC的描述用詞接近于芯片上的實(shí)際元件：數字與模擬輸入、限幅比較器、一只ADC、一個(gè)可編程邏輯陣列，以及一組DAC。與之相比，Anadigm公司討論芯片時(shí)并不采用大多數用戶(hù)的術(shù)語(yǔ)，如電容、可配置放大器、階梯網(wǎng)絡(luò )或可編程模擬開(kāi)關(guān)等。該公司描述的是模擬功能塊：運放、濾波器，等等。Anadigm公司首席運營(yíng)官Simon Dickinson表示，當器件將成為一個(gè)較大設計中一分子時(shí)，該公司有時(shí)會(huì )鼓勵用戶(hù)把芯片想象成一個(gè)功能固定或具有多功能的黑盒子，而不管其中的內容。

　　一般來(lái)說(shuō)，可編程模擬芯片的功能越專(zhuān)業(yè)，則隱喻就更貼切。不過(guò)，如果一種可編程結構是高度自適應的，則供應商可以采用兩種方案之一：應用與其下架構無(wú)關(guān)的隱喻，如Verilog-A或Spice網(wǎng)表，或隱藏可編程結構的隱喻，僅將其表述成一個(gè)參數化的固定功能芯片。隱喻的重要性在于，是它決定了用戶(hù)采用的設計方法，而不是其中的硅結構。一些案例可以說(shuō)明這一點(diǎn)。

　　一些實(shí)例方法

　　Lattice公司主管電源控制器IC的營(yíng)銷(xiāo)經(jīng)理Shyam Chandra稱(chēng)：“人們仍然采用分立芯片控制復位信號、看門(mén)狗時(shí)序，等等。我算了一下，（安森美的產(chǎn)品系列中）僅用于復位生成的就有400種芯片，市場(chǎng)上肯定有100種熱插拔控制器IC?！币虼薒attice選擇了一種編程隱喻方式，使設計者像在使用一些較小型的固定功能芯片。

　　在開(kāi)發(fā)設計規格時(shí)，Lattice產(chǎn)品的用戶(hù)會(huì )在數據表中搜索他們電路板上的處理器、內存、FPGA和其它器件，為每只芯片確定所需上電次序。對這些次序作編譯，就生成了控制器邏輯的完整狀態(tài)圖。但這是一種手工勞動(dòng)，Chandra警告說(shuō)：“大約75%的情況下，第一次工作是不正確的。人會(huì )出現錯誤，數據表規格中也經(jīng)常會(huì )有灰色區域?！币虼?，Lattice公司提供了一種簡(jiǎn)單的編程語(yǔ)言和波形仿真工具，用戶(hù)可以對次序作編碼，在不毀壞任何東西的情況下觀(guān)察其動(dòng)作。當次序正確時(shí)，工具會(huì )配置Lattice芯片中的狀態(tài)引擎，使之可以驅動(dòng)復位信號和為電路板提供順序供電的MOSFET門(mén)。同樣，Lattice公司還提供了一個(gè)輔助工具，用于設置芯片的微調與容限檢測電路。通過(guò)使用一個(gè)已知DC/DC轉換器的庫，軟件可獲取用戶(hù)的容限和電壓要求，設定片上比較器與DAC以及所需電阻值，同時(shí)監控轉換器的輸出和驅動(dòng)微調輸入。

　　標準產(chǎn)品隱喻的概念超出了電源控制領(lǐng)域。在一個(gè)不同的市場(chǎng)中，Actel公司提供在Fusion系列FPGA上的可配置AFE（模擬前端）塊。該公司也同樣支持其可編程模擬段的配置，但也同樣懷疑用戶(hù)對板級仿真的興趣。該公司一名現場(chǎng)應用工程師Mark Nagel說(shuō)：“我得說(shuō)，我們只有不到一半的客戶(hù)會(huì )做任何一種全電路板仿真。在芯片級，我們確實(shí)提供了一種工具，它可以為模擬激勵生成波形，然后將其送入一個(gè)ADC模塊，提供用于FPGA邏輯ModelSim仿真的數字輸出。不過(guò)我們的AFE結構相當固定。對大多數人來(lái)說(shuō)，我們的用戶(hù)傾向于先考慮分辨率、采樣率等的需求；配置AFE，并作嘗試。你可以用板上元件查詢(xún)AFE中的模擬結點(diǎn)，可以用芯片FPGA部分中的一個(gè)Synplicity嵌入邏輯分析儀查看數字輸出?！币虼?，用戶(hù)一般不用仿真工具研究AFE；他們只仿真數字邏輯部分。

圖2，Cypress公司的PSoC包含一個(gè)微控制器，以及模擬與數字塊組成的可編程陣列。

　　另外一個(gè)例子來(lái)自Cypress半導體公司，其PSoC（可編程系統芯片）提供相對豐富的可配置模擬元件陣列，它與一個(gè)數字構建塊和一個(gè)微控制器核心緊密耦合（圖2）。Cypress硅結構的通用特性可以確定一種高級語(yǔ)言隱喻，以及一種綜合仿真設計流。不過(guò)該公司選擇了一個(gè)不同的方向。Cypress公司現場(chǎng)應用工程師Jason Baumbach解釋說(shuō)：“我們的隱喻法是一個(gè)部件目錄，而不是一個(gè)可編程模擬陣列。給用戶(hù)展示數千個(gè)寄存器對他們沒(méi)有幫助。我們是提供一個(gè)‘用戶(hù)模塊’的目錄，”即芯片上可配置的模擬陣列部分。不過(guò)，它們對于用戶(hù)來(lái)說(shuō)就是現成的模擬部件。用戶(hù)根據用戶(hù)模塊繪出其設計的模擬部分的邏輯，然后采用Cypress PSoC開(kāi)發(fā)環(huán)境，就可以直接從邏輯圖進(jìn)入到試驗板階段。Baumbach稱(chēng)：“我們并未看到很多人在使用Spice或Matlab。多數情況下，他們嘗試做的模擬電路都相當簡(jiǎn)單?！?/FONT>