基于可編程邏輯器件PLD的數字電路設計方案

　　2．2 設計處理

　　原理圖或程序完成之后，選擇好器件并進(jìn)行引腳定義，然后編譯優(yōu)化得到編程文件的界面如圖2所示。

　　2．3 設計檢查

　　編譯結束后，建立波形文件進(jìn)行仿真，注意波形文件需要先保存，保存文件名和源文件一致才能進(jìn)行仿真。結果如圖3所示。

　　仿真結果達到設計目的，符合設計要求。這時(shí)可以把編譯生成的*．pof文件下載到選定的器件使用。用以上方法實(shí)現的器件，修改起來(lái)非常方便，只需要修改程序重新編譯下載即可，任何類(lèi)型的計數器都可以在可編程邏輯器件實(shí)現。

　　3 結 語(yǔ)

　　隨著(zhù)電子技術(shù)的高速發(fā)展，CPLD和FPGA器件在集成度、功能和性能(速度及可靠性)方面已經(jīng)能夠滿(mǎn)足大多數場(chǎng)合的使用要求。用CPLD，FPGA等大規模可編程邏輯器件取代傳統的標準集成電路、接口電路和專(zhuān)用集成電路已成為技術(shù)發(fā)展的必然趨勢。可編程邏輯器件是邏輯器件家族中發(fā)展最快的一類(lèi)器件，它出現使得產(chǎn)品開(kāi)發(fā)周期縮短、現場(chǎng)靈活性好、開(kāi)發(fā)風(fēng)險變小，隨著(zhù)工藝、技術(shù)及市場(chǎng)的不斷發(fā)展，PLD產(chǎn)品的價(jià)格將越來(lái)越便宜、集成度越來(lái)越高、速度越來(lái)越快，再加上其設計開(kāi)發(fā)采用符合國際標準的、功能強大的通用性EDA工具，可編程邏輯器件的應用前景將愈來(lái)愈廣闊。