對基于FPGA的作戰系統時(shí)統的研究與設計

　　O 引言

　　作戰系統時(shí)間的統一同步(時(shí)統)的重要性越來(lái)越得到重視，只有保證整個(gè)系統處在同一時(shí)間的基準上，才能實(shí)現真正意義上的以網(wǎng)絡(luò )為中心的信息戰、以精確制導武器系統對抗和以協(xié)同作戰方式為主的現代化戰爭。另外由于不同的作戰系統對時(shí)統有著(zhù)不同要求，因此對時(shí)統接收處理模塊(簡(jiǎn)稱(chēng)時(shí)統模塊)有著(zhù)較高要求。利用FPGA的強大功能及靈活性設計的時(shí)統模塊能夠很好地實(shí)現以上要求。

　　FPGA為大規?？删幊踢壿嬈骷?，具有編程方便、集成度高、速度快等特點(diǎn)，可反復編程、擦除、使用，在不改變硬件設計的情況下，可實(shí)現不同的功能需求。在FPGA中可完成各種時(shí)統功能設計。

　　1 原理

　　目前時(shí)統模塊主要應用于Compact PCI(CPCI)系統，因此該時(shí)統模塊為CPCI總線(xiàn)模塊。其主要由總線(xiàn)橋接電路、FPGA、外圍接口電路部分組成，如圖1所示。接口電路采用MAXl490實(shí)現對時(shí)統輸入信號(授時(shí)信號)的接收及轉換。將差分信號轉換成TTL電平信號提供給FPGA處理，另外將FPGA輸出的TTL電平信號轉換成差分信號作為時(shí)統信號提供給其它設備。

　　橋接電路采用PCI9052，實(shí)現CPCI總線(xiàn)到局部總線(xiàn)的過(guò)渡，并將中斷信號通過(guò)CPCI總線(xiàn)的中斷信號線(xiàn)送給CPU主板。CPU主板收到時(shí)統模塊的中斷請求后，做出響應，系統軟件根據中斷響應輸出時(shí)間信息。

　　FPGA選用Altera公司MAX70O0S系列中的EPM7256SRl208—10，這是工業(yè)界中速度最快的高集成度可編程邏輯器件，具有5000個(gè)可用門(mén)和1256個(gè)宏單元，可滿(mǎn)足設計需要。設計中，FPGA實(shí)現了對TTL電平時(shí)統信號的各種處理，主要包括中斷控制、信號輸出、守時(shí)、時(shí)間精度等功能。見(jiàn)圖2所示。

　　下面具體介紹FPGA內部各主要功能的設計。