基于FPGA的PCB測試機硬件電路設計研究

　　引言

　　PCB 光板測試機基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對應的電壓信號，通過(guò)電壓比較電路，測試出兩點(diǎn)間的電阻或通斷情況。 重復以上步驟多次，即可實(shí)現對整個(gè)電路板的測試。

　　由于被測試的點(diǎn)數比較多， 一般測試機都在2048點(diǎn)以上，測試控制電路比較復雜，測試點(diǎn)的查找方法以及切換方法直接影響測試機的測試速度，本文研究了基于FPGA的硬件控制系統設計。

　　硬件控制系統

　　測試過(guò)程是在上位計算機的控制下，控制測試電路分別打開(kāi)不同的測試開(kāi)關(guān)。測試機系統由以下幾部分構成: 上位計算機PC104 、測試控制邏輯(由FPGA 實(shí)現) 、高壓測試電路。 其中上位機主要完成人機交互、測試算法、測試數據處理以及控制輸出等功能。 FPGA 控制高壓測試電路完成對PCB 的測試過(guò)程。

　　本系統以一臺PC104 為上位計算機，以FPGA為核心，通過(guò)PC104 總線(xiàn)實(shí)現上位機對測試的控制。

　　測試系統總體框圖如圖1所示。

　　FPGA與PC104的接口電路

　　PC104總線(xiàn)是一種專(zhuān)為嵌入式控制定義的工業(yè)控制總線(xiàn)，其信號定義與ISA 總線(xiàn)基本相同。 PC104總線(xiàn)共有4 類(lèi)總線(xiàn)周期，即8 位的總線(xiàn)周期、16 位的總線(xiàn)周期、DMA 總線(xiàn)周期和刷新總線(xiàn)周期。 16 位的I/O總線(xiàn)周期為3 個(gè)時(shí)鐘周期，8 位的I/O總線(xiàn)周期為6 個(gè)時(shí)鐘周期。 為了提高通信的速度，ISA總線(xiàn)采用16 位通信方式，即16 位I/O方式。 為了充分利用PC104的資源，應用PC104的系統總線(xiàn)擴展后對FPGA 進(jìn)行在線(xiàn)配置。正常工作時(shí)通過(guò)PC104總線(xiàn)與FPGA進(jìn)行數據通信。

　　FPGA與串行A/D及D/A器件的接口

　　根據測試機系統設計要求，需要對測試電壓及兩通道參考電壓進(jìn)行自檢，即A/D轉換通道至少有3 路。 兩路比較電路的參考電壓由D/A輸出，則系統的D/A通道要求有兩通道。 為了減少A/D及D/A的控制信號線(xiàn)數，選用串行A/D及D/A器件。 綜合性能、價(jià)格等因素， 選用的A/D器件為T(mén)LC2543，D/A器件為T(mén)LV5618。

　　TLV5618是TI公司帶緩沖基準輸入(高阻抗)的雙路12 位電壓輸出DAC，通過(guò)CMOS 兼容的3線(xiàn)串行總線(xiàn)實(shí)現數字控制。器件接收16 位命令字，產(chǎn)生兩路D/A模擬輸出。TLV5618只有單一I/O周期，由外部時(shí)鐘SCL K決定，延續16 個(gè)時(shí)鐘周期，將命令字寫(xiě)入片內寄存器，完成后即進(jìn)行D/A轉換。TLV5618讀入命令字是從CS的下降沿開(kāi)始有效，從下一SCLK的下降沿開(kāi)始讀入數據，讀入16位數據后即進(jìn)入轉換周期，直到下次出現CS的下降沿。 其操作時(shí)序圖如圖2 所示。

　　TLC2543是TI公司的帶串行控制和11個(gè)輸入端的12 位、開(kāi)關(guān)電容逐次逼近型A/D轉換器。 片內轉換器有高速、高精度和低噪音的特點(diǎn)。 TLC2543工作過(guò)程分為兩個(gè)周期：I/O周期和轉換周期。I/O周期由外部時(shí)鐘SCLK決定，延續8、12或16個(gè)時(shí)鐘周期，同時(shí)進(jìn)行兩種操作: 在SCLK上升沿以MSB方式輸入8位數據到片內寄存器；在SCLK下降沿以MSB 方式輸出8、12、16位轉換結果。轉換周期在I/O周期的最后一個(gè)SCLK下降沿開(kāi)始，直到EOC信號變高，指示轉換完成。 為了與TLV5618的I/O周期一致，采用了MSB方式，使用CS的16 時(shí)鐘傳送的時(shí)序。其操作時(shí)序如圖3 所示。