AEMB軟核處理器的SoC系統驗證平臺的構建

　　SoC芯片的規模一般遠大于普通的ASIC，同時(shí)深亞微米工藝帶來(lái)的設計困難等使得SoC設計的復雜度大大提高。仿真與驗證是SoC設計流程中最復雜、最耗時(shí)的環(huán)節，約占整個(gè)芯片開(kāi)發(fā)周期的50％～80％，采用先進(jìn)的設計與仿真驗證方法成為SoC設計成功的關(guān)鍵。一個(gè)簡(jiǎn)單可行的SoC驗證平臺，可以加快SoC系統的開(kāi)發(fā)與驗證過(guò)程。FPGA器件的主要開(kāi)發(fā)供應商都針對自己的產(chǎn)品推出了SoC系統的開(kāi)發(fā)驗證平臺，如基于Nios II微處理器的SOPC系統與基于MicroBlaze微處理器的SOPC系統等。它們功能強大，而且配有相應的開(kāi)發(fā)環(huán)境與系統集成的IP核。但每個(gè)器件廠(chǎng)商的SOPC系統只適用于自己開(kāi)發(fā)的器件，同時(shí)需要支付相應的使用費用且沒(méi)有源代碼，所以在學(xué)習以及普通設計開(kāi)發(fā)驗證中使用起來(lái)會(huì )有諸多的不便。

　　本文采用OpenCores組織所發(fā)布的32位微處理器AEMB作為SoC系統的控制中心，通過(guò)Wishbone總線(xiàn)互聯(lián)規范將OpenCores組織發(fā)布維護的相關(guān)IP核集成在目標SoC系統上，構成了最終的SoC驗證平臺。

　　1 AEMB及Wishbone總線(xiàn)介紹

　　AEMB是一款高效的開(kāi)源微處理器軟核，在指令上與Xilinx公司針對其器件開(kāi)發(fā)的Microblaze微處理器兼容，而且在結構上還有所增強。它主要有以下特點(diǎn)：

　?、佘浐嗽O計得非常小，相對于其他的一些微處理器軟核，在物理實(shí)現上占用較少的硬件邏輯資源；

　?、谥С钟布系亩嗑€(xiàn)程，可以有效地執行操作系統相關(guān)的代碼；

　?、跘EMB是在LGPL3下開(kāi)發(fā)的，所以它完全可以作為一個(gè)部分嵌入到一個(gè)大的設計中，同時(shí)非常適合一些科研院所以及高?；蛘邆€(gè)人用來(lái)學(xué)習；

　?、苤С諻ishbone總線(xiàn)規范，可以非常容易地集成其他的一些支持Wishbone總線(xiàn)規范的開(kāi)源IP核；

　?、萃耆ㄟ^(guò)一些參數來(lái)定義系統的可配置功能，如系統的地址空間和一些其他可選的功能單元；

　?、拊谥噶钌?9％與EDK6.2兼容，可以方便地使用已經(jīng)非常成熟的開(kāi)發(fā)工具鏈。

　　Wishbone總線(xiàn)規范是一種片上系統IP核互連體系結構。它定義了一種IP核之間公共的邏輯接口，減輕了系統組件集成的難度，提高了系統組件的可重用性、可靠性和可移植性，加快了產(chǎn)品市場(chǎng)化的速度。Wishbone總線(xiàn)規范可用于軟核、固核和硬核，對開(kāi)發(fā)工具和目標硬件沒(méi)有特殊要求，并且幾乎兼容目前存在的所有綜合工具，可以用多種硬件描述語(yǔ)言來(lái)實(shí)現。Wishbone總線(xiàn)提供了4種不同的IP核互連方式：

　　◆點(diǎn)到點(diǎn)(point-to-point)，用于兩IP核直接互連；

　　◆數據流(data flow)，用于多個(gè)串行IP核之間的數據并發(fā)傳輸；

　　◆共享總線(xiàn)(shared bus)，多個(gè)IP核共享一條總線(xiàn)；

　　◆交叉開(kāi)關(guān)(crossbar switch)，同時(shí)連接多個(gè)主從部件，可提高系統吞吐量。