基于FPGA的移位寄存器流水線(xiàn)結構FFT處理器

　　第三級的運算與第二級和第一級類(lèi)似，即移入1級寄存器的數據與其后一個(gè)數據進(jìn)行碟算，同時(shí)使前一級寄存器的輸出數據進(jìn)入后一級寄存器的空白位中，然后開(kāi)關(guān)打到位置②，對下路輸出數據進(jìn)行碟算。

　　對于第二路數據，通過(guò)開(kāi)關(guān)控制，在第二級中，待第一路第一級下路輸出數據進(jìn)行蝶形運算時(shí)，移入寄存器的空白位，為運算做準備，由于前級運算周期是后級運周期的兩倍，對于第二級碟算模塊而言，數據仍然是不間斷輸入的。通過(guò)這樣兩路數據的交替運算和存儲，實(shí)現“乒乓操作”，從而提高了蝶形運算模塊的運算效率。圖4是256點(diǎn)FFT的具體運算輸入和輸出時(shí)序圖。對于只有一路數據的應用場(chǎng)合，可以在前級加入，門(mén)控開(kāi)關(guān)和數據緩沖寄存器分成兩路數據，實(shí)現一路數據的不間斷讀入。

　　由于采用移位寄存器結梅，各級寄存器使用的數量都是固定的，即為N／2+N／4。其中，N為該級DFT運算的點(diǎn)數，各級使用的移位寄存器深度逐級遞減，從而大大降低了寄存器的使用數量。

　　此外，由于各級結構固定，所以大點(diǎn)數FFT只是小點(diǎn)數FFT基礎上級數的增加，而且由于移位寄存器的輸出相對于RAM而言不需要復雜的地址控制，所以這種結構的FFT處理器具有非常好的可擴展性。比如需要實(shí)現512點(diǎn)的FFT，只需要在256點(diǎn)的基礎上增加一級即可。

　　3 具體模塊的設計

　　3．1 控制與地址產(chǎn)生模塊

　　由于兩路數據同時(shí)輸入，為了防止發(fā)生兩路數據間的串擾，對數據的控制顯得極其關(guān)鍵。從上面的算法結構分析中知道，由于后級的DFT運算點(diǎn)數是前一級的一半，所以后一級的開(kāi)關(guān)轉換周期也是前一級的一半，基于這種關(guān)系，可以使用一個(gè)8位計數器的每一位狀態(tài)來(lái)對各級開(kāi)關(guān)進(jìn)行控制。最高位控制第一級，同時(shí)由于上一級數據進(jìn)入下一級需要一個(gè)時(shí)鐘，所以下一級的開(kāi)關(guān)轉換時(shí)刻要比上一級延遲一個(gè)時(shí)鐘周期。

　　對于移位寄存器，在實(shí)現時(shí)，各級的前級移位寄存器深度為N／2-1，從本質(zhì)而言，是使運算開(kāi)始的時(shí)鐘上升沿到來(lái)時(shí)，數據已經(jīng)出現在碟算模塊輸入線(xiàn)上，而不需要下一個(gè)時(shí)鐘的驅動(dòng)來(lái)移出寄存器，比如第二級移位寄存器的級數為63。這樣，運算周期正好是2的倍數，從而方便使用計數器的各位直接對開(kāi)關(guān)進(jìn)行控制。

　　同時(shí)，計數器還可以用來(lái)產(chǎn)生所需旋轉因子的RAM地址。根據各級蝶形運算所需旋轉因子的規律，可以利用計數器的高位補零來(lái)產(chǎn)生查找表的地址。比如，對于第一級，因為需要在最低位第一次出現1時(shí)提供，第二次出現1時(shí)提供，…，以此類(lèi)推，周期為128，所以可以使用計數器的低七位作為地址。對于第二級，由于所需要的地址為偶數，可以由計數器的[6：1]和最低位置O產(chǎn)生。表l為8點(diǎn)時(shí)使用三位計數器輸出旋轉因子的地址情況。

　　控制和地址產(chǎn)生模塊的仿真結果如圖5所示，其中sel代表開(kāi)關(guān)控制，addr代表產(chǎn)生的地址。