用FPGA構建PCI Express端點(diǎn)器件最佳平臺

　　軟IP實(shí)現的另一難題是功能的數量。通常，此類(lèi)核僅實(shí)現滿(mǎn)足性能或兼容性目標規范所要求的最少功能。相反，硬IP可以支持基于客戶(hù)要求的全面功能列表，并提供完全的兼容性(表1)，且不存在嚴重的性能或資源相關(guān)的問(wèn)題。

表1 Virtex-5 LXT FPGA PCI Express功能

　　延遲問(wèn)題

　　盡管PCI Express控制器的延遲不會(huì )對總體系統延遲有很大的影響，但卻會(huì )影響接口的性能。使用較窄的數據通路有助于減少延遲。

　　對PCI Express來(lái)說(shuō)，延遲就是發(fā)送包并穿過(guò)物理層、邏輯層和事務(wù)層接收包所需的周期數。典型的x8通道PCI Express端點(diǎn)的延遲為20-25周期，在250MHz下對應80-100ns的延遲時(shí)間。如果使用128位的數據通路實(shí)現接口來(lái)簡(jiǎn)化時(shí)序(如125MHz)，延遲會(huì )加倍為160-200ns。在最新的Virtex-5 LXT和SXT器件中，無(wú)論是軟IP實(shí)現還是硬IP實(shí)現，都采用250MHz下的64位數據通路實(shí)現x8。