用VHDL實(shí)現的有線(xiàn)電視機頂盒信源發(fā)生方案

　　4.2 系統的門(mén)級描述

　　整個(gè)系統的VHDL描述流程如圖4所示。

　　總之，機頂盒信源發(fā)生方案是機頂盒調試過(guò)程中的一個(gè)重要課題。本文提出的解決方案具有簡(jiǎn)單、實(shí)用、易實(shí)現的特點(diǎn)，經(jīng)實(shí)踐證明是可行的。同時(shí)在硬件實(shí)現時(shí)采用了VHDL的設計方法，也給整個(gè)方案提供了很大的靈活性。如果采用傳統的方法來(lái)實(shí)現該方案，則首先要選擇通用的邏輯器件，然后進(jìn)行電路設計，完成各獨立功能模塊，再將各功能模塊連接起來(lái)，完成整個(gè)電路的硬件設計，最后才能進(jìn)行仿真和調試，直至整個(gè)系統的完成。這樣一個(gè)過(guò)程往往需要比較長(cháng)的時(shí)間，而且費時(shí)費力，特別是對一項大的工程。而采用VHDL這類(lèi)高層設計技術(shù)，設計人員只需專(zhuān)心于設計方案和構思上，描述、編譯成功后，經(jīng)過(guò)系統綜合，便可直接進(jìn)行軟件仿真和調試。整個(gè)系統的完成周期大大縮短，而且VHDL與工藝無(wú)關(guān)，它不限定模擬工具和設計方法，從而給設計師一個(gè)自由選擇的余地。

　　隨著(zhù)電子工藝的日趨提高與完善，ISP（系統內可編程）功能為 PLD提供了更高的靈活性，使PLD能夠向高密度、大規模的方向發(fā)展以滿(mǎn)足復雜系統的要求，從而使可編程ASIC的設計逐步向高層設計轉移。作為一種重要的高層設計技術(shù)，VHDL亦成為當代電子設計師們設計數字硬件時(shí)必須掌握的一種方法。