用VHDL實(shí)現的有線(xiàn)電視機頂盒信源發(fā)生方案

　　VHDL是隨著(zhù)可編輯邏輯器件（PLD）的發(fā)展而發(fā)展起來(lái)的一種硬件描述語(yǔ)言。它是1980年美國國防部VHSIC（超高速集成電路）計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時(shí)采用的標準語(yǔ)言，VHDL具有極強的描述能力，能支持系統行為級、寄存器傳輸級和門(mén)級三個(gè)不同層次的設計，這樣設計師將在TOP－DOWN設計的全過(guò)程中均可方便地使用同一種語(yǔ)言。而且，VHDL設計是一種“概念驅動(dòng)式”的高層設計技術(shù)，設計人員毋需通過(guò)門(mén)級原理圖描述電路，而是針對目標進(jìn)行功能描述，由于擺脫了電路細節的束縛，設計人員可以專(zhuān)心于設計方案和構思上，因此設計工作省時(shí)省力，加快了設計周期，并且工藝轉換變得輕松。VHDL設計技術(shù)對可編程專(zhuān)用集成電路（ASIC）的發(fā)展起著(zhù)極為重要的作用。

　　自從微軟提出“維納斯”計劃后，機頂盒便成為信息產(chǎn)業(yè)追逐的主要目標，也是信息家電中的主流產(chǎn)品。各國都在加緊對機頂盒的開(kāi)發(fā)，我國也提出了相應的“女?huà)z”計劃，全國許多科研單位與生產(chǎn)廠(chǎng)家都在進(jìn)行這方面的研究。由于我國有線(xiàn)電視資源豐富，市場(chǎng)前景很大，因而對有線(xiàn)電視機頂盒的研究也就格外引人注目。然而，由于我國還未完全開(kāi)展數字電視業(yè)務(wù)，因而在機頂盒的調試過(guò)程中，要找到合適的信號源是很不容易的，不得不采用通過(guò)計算機輸出標準視頻碼流的方式來(lái)實(shí)現?？纱蠖鄶涤嬎銠CEISA總線(xiàn)并行輸出的數據速率都難以滿(mǎn)足實(shí)際工作的需要。雖然EISA總線(xiàn)可以一次輸出16位并行數據，但這對于一次只能處理8位并行數據的器件來(lái)說(shuō)，仍需要一個(gè)轉換過(guò)程。本文介紹了一種數據格式轉換的設計方案。該方案采用VHDL對一塊CPLD芯片進(jìn)行編程，使其實(shí)現從16位并行數據到8位并行數據的轉換，并將EISA口的數據輸出速率提高一倍，達到信源要求。

　　1 VHDL的特點(diǎn)

　　VHDL是一種面向設計的、多層次、多領(lǐng)域且得一致認同的、標準的硬件描述語(yǔ)言。它主要有如下特點(diǎn)：

• 能形式化地抽象表示電路的結構和行為，降低了硬件電路設計的難度。
• 采用自上到下（Top－Down）的設計方法，支持邏輯設計中層次與領(lǐng)域的描述；它支持三個(gè)層次的描述：行為描述、RTL方式描述、門(mén)級描述（邏輯綜合）。
• 可進(jìn)行系統的早期仿真以保證設計的正確性。
• 主要設計文件是VHDL語(yǔ)言編寫(xiě)的源程序，便于文檔管理。
• 硬件描述與實(shí)現工藝無(wú)關(guān)。

　　由于VHDL語(yǔ)言已作為一種ＩＥＥＥ的工業(yè)標準，因而其語(yǔ)言標準、規范、語(yǔ)法比較嚴格，易于共享和復用。而且，VHDL設計技術(shù)齊全、方法靈活、支持廣泛。目前大多數ＥＤＡ工具幾乎在不同程度上都支持VHDL語(yǔ)言。

　　2 CPLD外部引腳說(shuō)明

　　該方案中所用的芯片是Xilinx公司的CPLD 9500系列芯片，其類(lèi)型為XC95108－7 PC84。這種芯片共有84個(gè)外部引腳，其中5個(gè)引腳接地，6個(gè)引腳接電源，4個(gè)引腳用于JTAG，剩下的引腳為I／O引腳。根據EISA總線(xiàn)的信號特征和信源的要求，該芯片所使用的外部引腳為如圖1所示。

　　圖1中輸入信號：

　?。模粒裕粒撸桑?15～0 輸入的數據信號

　?。粒模模遥牛樱?15～0 輸入的地址信號

　?。遥牛樱牛?復位信號

　?。粒牛?地址允許信號

　?。茫蹋?輸入時(shí)鐘信號

　?。桑希?Ｉ／Ｏ寫(xiě)信號

　　輸出信號：

　?。桑希撸茫?16位Ｉ／Ｏ片選信號

　?。模粒裕粒撸希眨?7～0 輸出的數據信號

　?。模牛?輸出數據使能信號

　?。模茫蹋?輸出數據時(shí)鐘信號