基于數據選擇器和D觸發(fā)器的多輸入時(shí)序電路

　　在SSI時(shí)序邏輯電路設計中，遵循的設計準則是：在保證所設計的時(shí)序邏輯電路具有正確功能的前提下，觸發(fā)器的激勵函數應最小化，從而簡(jiǎn)化電路結構。用卡諾圖法或公式法化簡(jiǎn)觸發(fā)器的激勵函數，在多輸入變量時(shí)相當繁瑣甚至難以進(jìn)行。因此，需要尋求多輸入時(shí)序邏輯電路簡(jiǎn)捷設計方法。本文給出多輸入變量時(shí)序邏輯網(wǎng)絡(luò )的一種新型結構：將D觸發(fā)器和數據選擇器進(jìn)行組合，構成既有存儲功能又有數據選擇功能的多輸入時(shí)序網(wǎng)絡(luò )，并給出設計過(guò)程中不需要進(jìn)行函數化簡(jiǎn)的設計技術(shù)。

　　1 基本原理

　　1．1 基本多輸入時(shí)序網(wǎng)絡(luò )

　　1．1．1 多輸入時(shí)序網(wǎng)絡(luò )的基本形式

　　用1個(gè)D觸發(fā)器和1個(gè)2選1數據選擇器構成多輸入時(shí)序網(wǎng)絡(luò )的基本電路，如圖1所示。

　　圖1中，觸發(fā)器的現態(tài)輸出Qn作為數據選擇器的A選擇輸入變量，數據選擇器的Y輸出作為觸發(fā)器的D輸入信號，數據選擇器的輸入端D0，D1作為所構成時(shí)序網(wǎng)絡(luò )的外部信號輸入端。

　　1．1．2 多輸入時(shí)序網(wǎng)絡(luò )基本電路的狀態(tài)方程

　　由D觸發(fā)器的特性方程Qn+1=D、數據選擇器的輸出邏輯表達式的關(guān)系，得多輸入時(shí)序網(wǎng)絡(luò )基本電路的狀態(tài)方程：

　　寫(xiě)成矩陣形式為：