一種基于FPGA的雷達脈沖預分選器設計

　　3 基于CAM的關(guān)聯(lián)比較器的FPGA實(shí)現

　　本文使用的FPGA為Xilinx公司Virtex 4系列的XC4VSX55。ISE11．1為用戶(hù)提供了CAM版本為6．1的IP核，其配置界面如圖6所示。

　　3．1 地址匹配類(lèi)型

　　CAM輸出地址匹配類(lèi)型有三種配置，默認為binary encoded，也就是輸出匹配的地址信息。另外，也可以配置成single-match unencoded和multi-match unencoded，這兩種模式輸出的就是一個(gè)位數與CAM內數據個(gè)數相同的二進(jìn)制編碼，與之匹配的位為1，其余為0。例如，CAM中有8個(gè)數據，輸入的數據與第3個(gè)數匹配，則輸出00100000。

　　3．2 三態(tài)模式

　　標準三態(tài)模式是指寫(xiě)入CAM的內容可以為1，O和X，X是指不關(guān)心的位，任何值與X比較的結果都是認為是匹配的，比如與10X1匹配的內容為1011，1001。增強三態(tài)模式比標準模式多了一個(gè)U，U和X剛好相反，指的是任何值與U比較的結果都是認為是不匹配的。

　　經(jīng)過(guò)對CAM核的分析，三態(tài)模式中X的引入可以實(shí)現一對多的匹配，這樣CAM中的一個(gè)值不但可以對應容差范圍內的多個(gè)值，也可以對應參數捷變雷達的中參數的多個(gè)值。例如，雷達的頻率參數范圍是01111100b≤RF≤01111111b，CAM中只要預存二進(jìn)制數011111XX就可以實(shí)現。利用這個(gè)原理，本文使用Active-HDL 8．2軟件在FPGA中實(shí)現了預分選器的設計。

　　對CAM和RAM單元的初始化數據寫(xiě)入既可預先初始化，也可在系統工作過(guò)程中實(shí)時(shí)更新。在雷達信號預分選應用中可將已知輻射源庫利用初始化內存文件對CAM和RAM進(jìn)行初始化。對未知輻射源參數可在系統工作過(guò)程中實(shí)時(shí)動(dòng)態(tài)寫(xiě)入。

　　圖7為在A(yíng)ctive-HDL8．2中的仿真圖，從輸入的PDW可以得到PW=101，DOA=162，RF=202，三個(gè)參數分別進(jìn)入相應的CAM中得到匹配結果和匹配標志，最終得到與編號為18的雷達匹配。

　　4 結語(yǔ)

　　基于CAM的關(guān)聯(lián)比較器在雷達信號預分選中具有重要意義，能夠極大地提高信號分選的速度，為后端處理節省更多的時(shí)間。本系統在FPGA內設計了基于CAM的關(guān)聯(lián)比較器，實(shí)現了雷達信號的快速預分選，達到了實(shí)時(shí)性和可靠性的要求。