一種基于FPGA的立體視頻轉換系統研究設計

　　2.1 DVI輸入輸出

　　DVI輸入輸出控制，一方面根據同步信號采集視頻數據；另一方面要根據輸入信號生成輸出信號，包括行同步(HSYNC)、場(chǎng)同步(VSYNC)、數據有效信號(DE)等。以輸入視頻信號1 280×1 024@60Hz為例，根據VESA(Video Electronics Standards Association)標準，此時(shí)像素時(shí)鐘fp=108 MHz，每一行信號期間，當DE信號為高電平時(shí)，數據有效。于是可以在檢測到DE信號的上升沿后開(kāi)始采集數據，而在DE轉為低電平后停止數據的采集。采集的數據寫(xiě)入SRAM，SRAM地址由同步信號解碼產(chǎn)生。

　　為了精確生成輸出DVI的同步信號，需要在采集DVI輸入數據的同時(shí)統計輸入信號各個(gè)特征脈沖維持的時(shí)鐘數。圖4所示為以行為單位統計場(chǎng)同步信號的參數。輸出端在根據統計參數生成DVI同步信號的同時(shí)，當輸出信號的DE為高電平時(shí)，從輸出SRAM讀取相應的數據送到數據總線(xiàn)。

　　2.2 數據緩沖

　　數據緩沖是整個(gè)設計的關(guān)鍵。數據的存儲緩沖是信號處理中通常會(huì )遇到的問(wèn)題。視頻信號的緩沖，由于其數據量大，使得對存儲器的容量和速度都提出了比較高的要求。當系統工作在1 600×1 200@60 Hz的最大分辨率時(shí)，存儲一幀數據所需的容量是d0=1 600×1 200×3 B=5.49 MB，此時(shí)的數據率為d=d0×60=329.59 MB/s，這要求存儲器具有大容量和足夠快的速度。常用的數據緩沖方法有FIFO、雙端口RAM和乒乓操作3種。

　　FIFO的使用非常簡(jiǎn)單，缺點(diǎn)是只能順序讀寫(xiě)，并且容量較小。雙端口RAM可以做隨機存取，且速度很快，然而SRAM的價(jià)格昂貴，容量通常在幾百Kbit到幾Mbit大小，所以也不適合做大容量的存儲。而SDRAM有容量大且速度較快的優(yōu)點(diǎn)，所以采用SDRAM的乒乓操作既可以滿(mǎn)足視頻數據大容量的要求，又能滿(mǎn)足速度上的要求，是一種較好的方案。

　　綜合以上方案，同時(shí)根據輸入輸出數據時(shí)序上的相似性特點(diǎn)，本文提出了一種時(shí)分復用單片SDRAM的方案。該方案用一組SDRAM實(shí)現類(lèi)似“乒乓操作”的幀緩沖效果。

　　整個(gè)存儲緩沖的結構如圖5所示。輸入輸出均采用兩級緩存的方式。其中第一級緩存可以存儲一行數據，采用FPGA片內雙端口SRAM實(shí)現；二級緩存是可以存放完整兩幀數據的DDR SDRAM，作為主存儲器。