基于FPGA的數據中繼器設計

　　1 前言

　　高速以太網(wǎng)可以滿(mǎn)足新的容量需求，解決了低帶寬接入、高帶寬傳輸的瓶頸問(wèn)題，擴大了應用范圍，并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無(wú)傳輸距離的限制，只是在實(shí)際應用中，物理層技術(shù)限制了最大的傳輸距離。不過(guò)可以通過(guò)使用高性能的收發(fā)器或鏈路擴展器來(lái)延長(cháng)以太網(wǎng)鏈路的長(cháng)度。但是面向流量高達數十G的高速以太網(wǎng)中，如何快速、可靠地實(shí)現數據的轉發(fā)與鏈路延伸并不是一件很容易的事情。尤其是高速以太網(wǎng)中，對設備時(shí)延非常敏感，因此要求數據中繼設備處理速度有足夠的快、同時(shí)還能夠對轉發(fā)的數據進(jìn)行簡(jiǎn)單分析與處理，才能實(shí)現高速、可靠的數據轉發(fā)功能。另一方面，在10G以太網(wǎng)標準出臺之前，就已經(jīng)有多家廠(chǎng)商推出了基于10G以太網(wǎng)標準草案的10G以太網(wǎng)設備。國外廠(chǎng)商如Foundry、Cisco、Enterasys、Extreme、Forcel0、Nortel、A1catel、Juniper、Avaya、HP、Riverstone等公司紛紛推出了10G以太網(wǎng)設備，國內幾家著(zhù)名的通信設備制造商，像華為、港灣也研發(fā)出具有自主知識產(chǎn)權的10G以太網(wǎng)產(chǎn)品。不同公司的產(chǎn)品、設備在對協(xié)議實(shí)現的一致性、互操作性、穩定性、成熟性等方面都有所不同，因此要設計并實(shí)現一個(gè)可靠、高速數據中繼器必須深入研究高速以太網(wǎng)標準，并充分考慮其設計的靈活性，因此本文提出了一個(gè)基于FPGA的高速數據中繼器設計方案。

　　2 高速數據中繼器功能分析

　　高速數據中繼器主要需完成以下功能是對外部光纖鏈路發(fā)送過(guò)來(lái)的高速、大量數據處理，主要包括有： 10G以太網(wǎng)的物理層處理。包括將10Gbps光信號轉換為電信號和將10Gbps高速串行數據轉換為低速率的并行數據，便于上層處理;10G以太網(wǎng)的鏈路層處理。包括對10Gbps數據進(jìn)行PCS解碼和MAC控制的鏈路層處理，最后輸出完整的MAC幀;對MAC幀格式進(jìn)行判斷來(lái)識別其中封裝的上層數據是協(xié)議報文還是數據報文;對IP數據報文進(jìn)行查表處理，看是否有發(fā)往本機的IP報文;將需要上交到轉發(fā)進(jìn)行深層次IP層處理的數據報文封裝成內部數據報文格式并上交;將需要上交到板極處理機的協(xié)議報文和發(fā)往本路由器的IP報文封裝成內部協(xié)議報文格式并上交。

　　數據中繼器對需要轉發(fā)出去的數據需要完成如下處理：對交換發(fā)送過(guò)來(lái)的數據報文進(jìn)行內部格式判斷，決定是否進(jìn)行查表處理;對不需要進(jìn)行查表的IP報文直接從內部頭中提取目的MAC地址;對需要查表的IP報文進(jìn)行查表處理，若查表命中則返回目的MAC地址，若不命中則將該數據報文上交到板極處理機;對得到目的MAC地址的報文進(jìn)行以太網(wǎng)格式封裝;對板極處理機下發(fā)的協(xié)議報文和封裝好的以太網(wǎng)幀進(jìn)行合路處理;10G以太網(wǎng)的鏈路層處理。包括對MAC幀進(jìn)行MAC控制鏈路層處理和PCS編碼;10G以太網(wǎng)的物理層處理。包括并/串轉換和電/光轉換。其處理流程如圖一所示

　　圖 一：高速數據中繼器數據處理流程