可編程模擬器件在接收機動(dòng)態(tài)可重構結構應用

CypressPSoC器件

　　Cypress半導體公司的PSoC混合信號架構將可編程的模擬與數字模塊同8位微控制器進(jìn)行了完美集成，這種獨特的功能組合使設計人員能夠針對各種應用實(shí)現無(wú)與倫比的靈活性。最新CY8C23x33器件采用8位逐次逼近ADC，能實(shí)現高達375Ksps的采樣率。此外，該解決方案還具備可實(shí)現出色可配置性的26個(gè)GPIO，能夠快速適應不斷變化的特性要求。該器件采用5x5mm的QFN封裝，能夠最大限度地縮小板極空間。

　　PSoC器件集成了通過(guò)一個(gè)片上微控制器進(jìn)行控制的可配置模擬和數字電路，提供更強大的設計修改功能，并進(jìn)一步減少元件數量。PSoC器件包括最大32Kb的閃存、2Kb的SRAM、一個(gè)帶有32位累加器的8x8乘法器、電源和睡眠監控電路，以及硬件I2C通信[2]。

　　所有的PSoC器件都是可動(dòng)態(tài)重配置的，使得設計人員能夠隨意在運行過(guò)程中改變內部資源形式，使用較少的元件完成既定任務(wù)。易用的開(kāi)發(fā)工具讓設計人員能夠選擇可配制程序庫元素來(lái)提供模擬功能(如放大器、ADC、DAC、濾波器和比較器)，以及數字功能(如定時(shí)器、計數器、PWM、SPI和UART)。PSoC系列器件的模擬性能包括軌至軌輸入、可編程增益放大器和分辨率高達14位的ADC，以及超低的噪聲、輸入漏電流和電壓偏移。

　　單個(gè)PSoC器件可集成多達100個(gè)外圍部件，在提高系統質(zhì)量的同時(shí)，節省客戶(hù)的設計時(shí)間，縮減板級空間和功耗，并使系統成本降低。

　　接收機設計

　　基于以上分析的結果，結合前端硬件電路，為實(shí)現一定的認知無(wú)線(xiàn)電功能，特設計接收機結構(見(jiàn)圖5)。

　　圖5　接收機結構

　　前端低噪聲放大器選用的是ADA4857-1，這是一個(gè)超低損耗、低功率、高速運算放大器，在SOIC結構下的3dB帶寬可以達到750MHz，其開(kāi)環(huán)增益為57dB，基本滿(mǎn)足此接收機對前端低噪聲放大器的要求。在搭建電路時(shí)尤其要注意電源旁路、寄生電容和外圍器件的選擇對充分發(fā)揮放大器性能的影響[3]。

　　DDS(直接頻率合成器)選用的是1GSPS的AD9858，其使用先進(jìn)的DDS技術(shù)和一個(gè)內置的高速、高性能D/A轉換器組成數字可編程、完全高頻率的合成器，可以產(chǎn)生一個(gè)高達400MHz的模擬輸出正弦波，完全滿(mǎn)足接收機對本振的要求。