基于FPGA的PCM3032路系統信號同步數字復接設計
加入技術(shù)交流群
3 基于FPGA的同步數字復接系統設計與實(shí)現
根據系統實(shí)現功能要求的特征，本文以Verilog HDL硬件描述語(yǔ)言為基礎對電路進(jìn)行功能描述，建立FPGA模型，利用綜合仿真設計工具QuartusⅡ8．0對復用端和分解端分別進(jìn)行系統功能仿真、綜合布局布線(xiàn)，并結合仿真波形結果，分析說(shuō)明系統功能實(shí)現的正確性。
3．1 復用端電路設計原理
復用端主要由定時(shí)時(shí)鐘輸入、時(shí)鐘分頻和復接模塊組成，電路原理框圖如圖3所示。定義一路8 MHz的定時(shí)時(shí)鐘輸入信號CLK8和4路2 048 Kb／s的PCM基群信號a，b，c，d為支路輸入。定時(shí)時(shí)鐘通過(guò)分頻產(chǎn)生一路2 MHz的模塊內部時(shí)鐘信號，并由模塊內部邏輯產(chǎn)生一路LD控制信號。復接器主要完成功能為在2 MB時(shí)鐘控制下，接受支路輸入的基群碼元信號，每接收到8個(gè)碼元信號后將其分別鎖存在4個(gè)支路鎖存器re-ga，regb，regc和regd中，然后在LD控制下將其搬移到32位并入串出移位寄存器，同時(shí)在8 MHz時(shí)鐘信號控制下串行輸入經(jīng)過(guò)復用的8 196 Kb高速信號e，其中LD信號的周期被設計為PCM信號的一個(gè)時(shí)隙間隔，系統利用時(shí)鐘的同步性可實(shí)現4路低速支路輸入和一路高速串行輸出，電路原理結構圖如圖3所示。
3．2 復用端功能仿真結果分析
利用QuartusⅡ進(jìn)行綜合仿真后，加載波形進(jìn)行功能仿真分析。由于一幀信號碼元信息太多，為了便于分析，對仿真結果截取了一個(gè)LD周期，也即一個(gè)時(shí)隙的碼元信號復用情況。CLK2時(shí)鐘上升沿采集支路某一時(shí)隙碼元信號并存入鎖存器，為方便表示，利用十六進(jìn)制數據表示信號某時(shí)刻狀態(tài)值，如圖4所示。
LD上升沿到來(lái)時(shí)刻，支路寄存器采集到的一個(gè)時(shí)隙碼元信號情況值為：rega=10010010B(92H)；regb=11010101B(D5H)；regc=11000110B(C6H)；regd=11010100B(D4H)。經(jīng)過(guò)時(shí)分同步復用后的高速輸出信號為：e=10010010110101011100011011010100B(92D5C6D4H)，信道傳輸速率提高了4倍。碼元信號復用過(guò)程及仿真波形示意如圖4所示。
3．3 分解端電路設計原理
在分解端，8 MHz高速串行信號e首先經(jīng)過(guò)同步時(shí)鐘提取模塊，根據串行數據的內部特點(diǎn)，利用數字鎖相環(huán)等技術(shù)提取出和發(fā)送端同頻、同相的時(shí)鐘信號CLK8，然后經(jīng)過(guò)幀同步檢測模塊，建立狀態(tài)機對串行數據中的TS0時(shí)隙的幀同步碼元進(jìn)行檢測；這樣保證了接收端能夠準確無(wú)誤的恢復發(fā)送端的數據。對于高速數據分解為4路支路信號的電路原理剛好和復用端相反，如圖5所示。
3．4 分解端功能仿真結果分析
與復接端相反，利用CLKS高頻時(shí)鐘讀取串行e的碼元信號到鎖存器rege中，LD信號為內部邏輯產(chǎn)生的控制信號，負責碼元分解搬移。由于一幀信號容量過(guò)大，故截取了某幀內的一個(gè)時(shí)隙以便于觀(guān)察分解還原功能的實(shí)現，在32個(gè)CLK8時(shí)鐘周期內從串行輸入數據e采集到的碼
元信號鎖存在rege移位寄存器中，如圖6所示，rege=11100111001110011100111001110011B(E739CE73H)，從波形圖上可見(jiàn)分解后的支路鎖存實(shí)時(shí)狀態(tài)值為：rega=111001 11B(E7H)；regb=OO11l001B(39H)；regc=11001110B(CEH)；regd=01110011B(73H)，而恢復出4個(gè)支路的時(shí)隙碼元信號為：a：11100111；b：00111001；c：11001110；d：01110011。分解過(guò)程及其信號分解還原波形如圖6所示。
4 結語(yǔ)
本文主要依據PCM30／32基群信號的特點(diǎn)，結合FPGA建模仿真，利用QuartusⅡ8．0仿真綜合軟件，實(shí)現4路低速信號的同步時(shí)分復用，提高信號傳輸效率；并在分解端將其分解還原為4路原始信號。功能仿真結果正確，在允許的信號延時(shí)下實(shí)現了系統主要功能。系統基于FPGA的設計，便于功能修改和擴展，只需實(shí)時(shí)修改內部參數即可。
評論