<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開(kāi)發(fā)虛擬目標

Altera發(fā)布FPGA業(yè)界第一款SoC FPGA軟件開(kāi)發(fā)虛擬目標

作者: 時(shí)間:2011-10-12 來(lái)源:網(wǎng)絡(luò ) 收藏

2011年10月12號,北京——公司(Nasdaq: ALTR)今天宣布可以提供業(yè)界的第一個(gè)平臺,支持面向最新發(fā)布的 器件立即開(kāi)始器件專(zhuān)用嵌入式軟件的開(kāi)發(fā)。在Synopsys有限公司成熟的虛擬原型開(kāi)發(fā)解決方案基礎上, 是基于PC在 FPGA開(kāi)發(fā)電路板上的功能仿真。與SoC FPGA電路板二進(jìn)制和寄存器兼容,功能等價(jià),保證了開(kāi)發(fā)人員以最小的工作量將在虛擬目標上開(kāi)發(fā)的軟件移植到實(shí)際電路板上。支持Linux和VxWorks,并在主要ARM輔助系統開(kāi)發(fā)工具的幫助下,嵌入式軟件工程師利用虛擬目標,使用熟悉的工具來(lái)開(kāi)發(fā)應用軟件,最大限度的重新使用已有代碼,利用前所未有的目標控制和目標可視化功能,進(jìn)一步提高效能,這對于復雜多核處理器系統開(kāi)發(fā)非常重要.

Altera公司產(chǎn)品和企業(yè)市場(chǎng)副總裁Vince Hu評論說(shuō):“為嵌入式工程開(kāi)發(fā)應用軟件通常需要占用很多的時(shí)間和工程資源。采用我們的SoC FPGA虛擬目標,我們幫助工程師迅速開(kāi)始他們的軟件開(kāi)發(fā),因此,他們提高了效能,使產(chǎn)品能夠更迅速的面市?!?/P>

SoC FPGA虛擬目標以預構建、可立即使用的二進(jìn)制和寄存器兼容PC仿真模型的形式提供,采用了相同雙核ARM? Cortex?-A9 MPCore?處理器以及Altera Cyclone? V和Arria? V SoC FPGA的系統外設,還有電路板級組件,包括,DDR SDRAM、閃存和虛擬I/O等。為幫助實(shí)現面向硬核處理器系統和用戶(hù)設計的基于FPGA的IP應用軟件開(kāi)發(fā),Altera將為虛擬目標提供可選環(huán)路FPGA擴展功能。這一擴展功能使用了Altera FPGA開(kāi)發(fā)電路板,通過(guò)PCIe?接口連接基于PC的虛擬目標。用戶(hù)同時(shí)使用虛擬目標和環(huán)路FPGA擴展功能,在獲得最終硬件之前,在處理器子系統中加入定制外設和硬件加速器,為它們開(kāi)發(fā)器件驅動(dòng)程序,與應用軟件相集成。這樣,能夠以最小的工作量將器件專(zhuān)用固件和應用軟件移植到實(shí)際硬件中。

Synopsys有限公司IP和系統市場(chǎng)副總裁John Koeter評論說(shuō):“很多半導體和系統公司在獲得硅片之前和之后,成功的使用了虛擬原型開(kāi)發(fā)工具來(lái)加速軟件開(kāi)發(fā)。與Altera密切合作,在可立即使用的商用虛擬目標上采用成熟的虛擬原型開(kāi)發(fā)技術(shù),為系統和軟件工程師提供環(huán)境,增強調試功能,這很容易在A(yíng)ltera的全球用戶(hù)中推廣?!?/P>

虛擬目標最初的支持包括Linux和VxWorks。嵌入式軟件開(kāi)發(fā)人員可以使用經(jīng)過(guò)預構建的Linux內核鏡像,在SoC FPGA開(kāi)發(fā)板主要組件器件驅動(dòng)的支持下,能夠立即啟動(dòng)虛擬目標的Linux??梢詮腁ltera免費下載經(jīng)過(guò)預構建的GNU工具鏈和Linux源代碼。本季度還將為虛擬目標提供VxWorks電路板支持包(BSP),為其他嵌入式操作系統提供更多的BSP。

虛擬目標還專(zhuān)為仿真環(huán)境提供兼容輔助系統工具和其他的調試功能。支持虛擬目標的開(kāi)發(fā)工具包括,GNU工具、ARM RVDS?、ARM開(kāi)發(fā)Studio 5 (DS-5?)、Lauterbach TRACE32? 調試器以及Wind River工作臺。作為仿真模型,虛擬目標為待調試系統提供更多的可視化功能,支持用戶(hù)更好的控制目標執行(特別是多核系統),實(shí)現在硬件上難以實(shí)現甚至無(wú)法實(shí)現的很多調試任務(wù)。

ARM系統設計市場(chǎng)主任Mark Onions評論說(shuō):“現在對虛擬平臺的需求越來(lái)越強烈,利用這一平臺來(lái)加速軟件開(kāi)發(fā),特別是基于A(yíng)RM Cortex-A9 MPCore處理器的復雜設計。Altera的SoC FPGA虛擬目標結合ARM的RVDS和DS-5軟件開(kāi)發(fā)工具,支持開(kāi)發(fā)人員盡早開(kāi)始多核系統的設計,并迅速完成這些設計?!?/P>

Lauterbach GmbH公司總裁Stephan Lauterbach補充說(shuō):“我們看到越來(lái)越多的用戶(hù)利用虛擬原型開(kāi)發(fā)技術(shù)盡早開(kāi)始他們的開(kāi)發(fā)工作。TRACE32與虛擬目標的可視化和控制功能相結合,使多核調試發(fā)展到新水平,用戶(hù)能夠將其在開(kāi)發(fā)過(guò)程中的工具和知識投入發(fā)揮最大效用?!?/P>

Wind River公司產(chǎn)品管理副總裁Warren Kurisu評論說(shuō):“與Altera在VxWorks和Linux上成功合作實(shí)現Altera軟核處理器后,Altera新的SoC FPGA器件為嵌入式開(kāi)發(fā)人員提供了更多的機會(huì )。結合Wind River豐富的系列產(chǎn)品,包括前沿的嵌入式軟件操作系統以及世界級開(kāi)發(fā)工具,這些投入將幫助嵌入式開(kāi)發(fā)人員進(jìn)行創(chuàng )新,滿(mǎn)足嵌入式領(lǐng)域的各種需求?!?/P>

供貨信息
現在可以從Altera那里訂購S(chǎng)oC FPGA虛擬目標。計劃明年上半年提供環(huán)路FPGA擴展功能。www.altera.com.cn/virtualtarget提供了SoC FPGA虛擬目標的其他信息。關(guān)于演示、評估和采購的信息,請聯(lián)系您當地的Altera銷(xiāo)售代表。



關(guān)鍵詞: Altera SoC FPGA 虛擬目標

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>