基于單片機系統的低功耗設計策略

　　在嵌入式應用中，系統的功耗越來(lái)越受到人們的重視，這一點(diǎn)對于需要電池供電的便攜式系統尤其明顯。降低系統功耗，延長(cháng)電池的壽命，就是降低系統的運行成本。對于以單片機為核心的嵌入式應用，系統功耗的最小化需要從軟、硬件設計兩方面入手。

　　隨著(zhù)越來(lái)越多的嵌入式應用使用了實(shí)時(shí)操作系統，如何在操作系統層面上降低系統功耗也成為一個(gè)值得關(guān)注的問(wèn)題。限于篇幅，本文僅從硬件設計和應用軟件設計兩個(gè)方面討論。

　　1 硬件設計

　　選用具有低功耗特性的單片機可以大大降低系統功耗?？梢詮墓╇婋妷?、單片機內部結構設計、系統時(shí)鐘設計和低功耗模式等幾方面考察一款單片機的低功耗特性。

　　1.1 選用盡量簡(jiǎn)單的CPU內核

　　在選擇CPU內核時(shí)切忌一味追求性能。8位機夠用，就沒(méi)有必要選用16位機，選擇的原則應該是“夠用就好”?，F在單片機的運行速度越來(lái)越快，但性能的提升往往帶來(lái)功耗的增加。一個(gè)復雜的CPU集成度高、功能強，但片內晶體管多，總漏電流大，即使進(jìn)入STOP狀態(tài)，漏電流也變得不可忽視；而簡(jiǎn)單的CPU內核不僅功耗低，成本也低。

　　1.2 選擇低電壓供電的系統

　　降低單片機的供電電壓可以有效地降低其功耗。當前，單片機從與TTL兼容的5 V供電降低到3.3 V、3 V、2 V乃至1.8 V供電。供電電壓降下來(lái)，要歸功于半導體工藝的發(fā)展。從原來(lái)的3 μm工藝到現在的0.25、0.18、0.13 μm工藝， CMOS電路的門(mén)限電平閾值不斷降低。低電壓供電可以大大降低系統的工作電流，但是由于晶體管的尺寸不斷減小，管子的漏電流有增大的趨勢，這也是對降低功耗不利的一個(gè)方面。

　　目前，單片機系統的電源電壓仍以5 V為主，而過(guò)去5年中，3 V供電的單片機系統數量增加了1倍，2 V供電的系統也在不斷增加。再過(guò)五年，低電壓供電的單片機數量可能會(huì )超過(guò)5 V電壓供電的單片機。如此看來(lái)，供電電壓降低將是未來(lái)單片機發(fā)展的一個(gè)重要趨勢。

　　1.3 選擇帶有低功耗模式的系統

　　低功耗模式指的是系統的等待和停止模式。處于這類(lèi)模式下的單片機功耗將大大小于運行模式下的功耗。過(guò)去傳統的單片機，在運行模式下有wait和stop兩條指令，可以使單片機進(jìn)入等待或停止狀態(tài)，以達到省電的目的。

　　等待模式下，CPU停止工作，但系統時(shí)鐘并不停止，單片機的外圍I/O模塊也不停止工作；系統功耗一般降低有限，相當于工作模式的50%～70%。

　　停止模式下，系統時(shí)鐘也將停止，由外部事件中斷重新啟動(dòng)時(shí)鐘系統時(shí)鐘，進(jìn)而喚醒CPU繼續工作，CPU消耗電流可降到μA級。在停止模式下，CPU本身實(shí)際上已經(jīng)不消耗什么電流，要想進(jìn)一步減小系統功耗，就要盡量將單片機的各個(gè)I/O模塊關(guān)掉。隨著(zhù)I/O模塊的逐個(gè)關(guān)閉，系統的功耗越來(lái)越小，進(jìn)入停止模式的深度也越來(lái)越深。進(jìn)入深度停止模式無(wú)異于關(guān)機，這時(shí)的單片機耗電可以小于20 nA。其中特別要提示的是，片內RAM停止供電后，RAM中存儲的數據會(huì )丟失，也就是說(shuō)，喚醒CPU后要重新對系統作初始化。因此在讓系統進(jìn)入深度停止狀態(tài)前，要將重要系統參數保存在非易失性存儲器中，如EEPROM中。深度停止模式關(guān)掉了所有的I/O，可能的喚醒方式也很有限，一般只能是復位或IRQ中斷等。

　　保留的I/O模塊越多，系統允許的喚醒中斷源也就越多。單片機的功耗將根據保留喚醒方式的不同，降至1μA至幾十μA之間。例如，用戶(hù)可以保留外部鍵盤(pán)中斷，保留異步串行口（SCI）接收數據中斷等來(lái)喚醒CPU。保留的喚醒方式越多，系統耗電也就會(huì )多一些。其他可能的喚醒方式還有實(shí)時(shí)鐘喚醒、看門(mén)狗喚醒等。停機狀態(tài)較淺的情況下，外部晶振電路還是工作的。