一種嵌入式的實(shí)時(shí)視頻采集系統

圖4 SAA7111A采集一行圖像的時(shí)序圖

啟動(dòng)采集前必須對SAA7111A內部的32個(gè)寄存器寫(xiě)入相應的值。在采集的過(guò)程中，僅采集奇場(chǎng)圖像信號而不采集偶場(chǎng)圖像信號。因為只采集奇場(chǎng)信號也能得到穩定的圖像，而可以利用偶場(chǎng)圖像時(shí)間等待處理圖像。對有效像素、無(wú)效像素、有效行和無(wú)效行進(jìn)行計數，產(chǎn)生RAM的地址、讀寫(xiě)、選通等控制信號，均由FPGA完成。由于只采奇場(chǎng)圖像，行數也減少為原來(lái)的一半，為286行，前后各去掉23行，取中間240行。當RTSO為高電平且VREF上升沿到來(lái)時(shí)，標志奇數場(chǎng)開(kāi)始，啟動(dòng)無(wú)效行計數器對HREF信號進(jìn)行計數，計滿(mǎn)前23行后，啟動(dòng)有效行計數器，置COUT信號為高電平，且在水平同步信號 VREF=1、垂直同步信號HREF=1、

圖5 SAA7111A奇數場(chǎng)采集的時(shí)序圖

奇偶場(chǎng)信號RTSO=1時(shí)，啟動(dòng)無(wú)效像素計數器，對LLC2二分頻后的像素時(shí)鐘信號進(jìn)行計數。LLC2二分頻后頻率降為6.75MHz，每行像素點(diǎn)由原來(lái)的720點(diǎn)，減少為360點(diǎn)，將其截頭去尾，前后各去掉20個(gè)像素，取一行中間的320個(gè)像素點(diǎn)，即得到分辨率為320 X 240的一幀圖像[5]。當無(wú)效像素計數器計滿(mǎn)前20后，啟動(dòng)有效像素計數器開(kāi)始計數，并將數據緩沖器打開(kāi)，每計一次數，地址發(fā)生器加1，產(chǎn)生地址信號，讀寫(xiě)信號WR，選通信號 RAM_SEL，當一幀圖像寫(xiě)完后，置FLAG信號為低，觸發(fā)中斷信號，以便處理器處理圖像。值得注意的是，利用FPGA可以很靈活地控制存入RAM存儲器中的圖像數據量。這里將圖像分辨率設計為320 X 240，實(shí)際應用中，可以根據需要靈活設置。

4 結束語(yǔ)

本文作者創(chuàng )新點(diǎn)：該系統能夠完成對視頻信號的采集，適應性極強的FPGA主要用于控制圖像信號的采集，FPGA除了完成對SAA7111A配置以外，還完成圖像提取處理、圖像存儲地址產(chǎn)生器等功能。由于FPGA的在線(xiàn)可編程特性使該系統變得更加靈活。此外，成熟的編譯環(huán)境和FPGA與 SAA7111A簡(jiǎn)單的外圍電路大大縮短了開(kāi)發(fā)和調試的周期。在未來(lái)的FPGA中還可以加入圖像預處理流程，縮短后續處理時(shí)間，因此具有較高的推廣價(jià)值。實(shí)驗表明，系統速度快、可靠性高、實(shí)時(shí)性好，在視頻采集和圖像處理方面有著(zhù)很好的應用前景。

參考文獻：

[1] 邵亮．基于FPGA和嵌入式系統的實(shí)時(shí)圖像處理．浙江大學(xué)碩士學(xué)位論文．2005：1-8

[2] Philips Semiconduct．DATA SHEET SAA7111A Video Input Processor(VIP)

[3] 胡瑤榮．基于FPGA的實(shí)時(shí)視頻采集系統[J]．電視技術(shù)，2005，2：81-83

[4] 求是科技.CPLD/FPGA應用開(kāi)發(fā)技術(shù)與工程實(shí)踐[M].北京:人民郵電出版社，2005

[5] 陳朗，王瑞. MPEG-4系統中基于FPGA實(shí)現數據采集及預處理[J].微計算機信息，2005，9-3：109-111