基于A(yíng)RM核的GPS接收機的設計與實(shí)現

ATR0600的內部結構及其電路應用形式如圖2所示:

2.3 基于ATR0620的基帶處理器電路

基帶數字信號處理模塊是GPS接收機的核心部分,它通過(guò)處理射頻前端所輸出的數字中頻信號,復制出與接收到的衛星信號相一致的本地載波和本地偽碼信號,從而實(shí)現對GPS信號的捕獲與跟蹤,并且從中獲得GPS偽距和載波相位等測量值以及解調出導航電文。

基帶數字信號處理模塊通常是硬件與軟件相結合的有機體，其中載波解調和C/A碼解擴通常是由ASIC硬件形式的數字信號處理器來(lái)完成的，而在微處理器中運行的跟蹤環(huán)路控制軟件通過(guò)計算來(lái)調節數字信號處理器的各種操作。由Atmel公司生產(chǎn)的ATR0620芯片包含有一個(gè)基于A(yíng)RM7TDMI處理核的16通道相關(guān)器，它具有高性能的32bit RISC結構，使用16bit指令系統，能利用ARM7TDMI微控制器核與片上RAM,完成GPS16通道相關(guān)器和外圍設備接口功能；利用芯片內部大量的功能寄存器可以滿(mǎn)足實(shí)時(shí)控制應用。

ATR0620外部接口及與ATR0600的信號連接如圖3所示。

2.4 GPS接收機的電路設計

ATR0600射頻前端為ATR0620提供衛星信號,主時(shí)鐘信號和其它一些控制信號,而ATR0620為ATR0600提供采樣信號。圖4為利用ATR0600和ATR0620芯片設計的GPS接收機方框圖。

2.5 存儲模塊及通信接口

選用Cypress公司生產(chǎn)的CY7C1041，由片選信號NSCS[I]選通來(lái)擴展SRAM，容量為4 Mb。FLASH則選用ST公司的4Mb容量的SST39VF400芯片，由片選信號NSCS[0]選通。