基于PCI接口的高速數字信號處理板卡的設計

隨著(zhù)數字信號處理器（DSP）及其外圍支持芯片性能的提高，軟件無(wú)線(xiàn)電已經(jīng)得到廣泛應用，大大增強了實(shí)時(shí)信號處理系統的整體性能。但另一方面，隨著(zhù)ADC和DAC向射頻方向前移，信號的采樣頻率也相應地提高，使得DSP系統數據交換的帶寬成倍增長(cháng)。傳統數據交換接口的瓶頸效應日趨明顯，因而相應地誕生了一批新的接口標準。PCI接口從1993年提出至今，得到了眾多計算機設備廠(chǎng)商的支持，已經(jīng)在PC機、工業(yè)控制等相關(guān)領(lǐng)域得到了廣泛的應用。

無(wú)源雷達是利用非合作的外輻射源發(fā)出的信號作為探測信號（如廣播信號、電視信號、GSM手機基站信號等），從接收目標反射的回波信號中提取目標的方位、速度等參數的設備。與傳統的雷達相比，它是被動(dòng)接收的，因此隱蔽性強。在隱身飛機出現后，無(wú)源雷達技術(shù)得到了廣泛的關(guān)注。由于隱身飛機引入特殊的微波吸收材料，并采用了特別的外形設計，因而傳統的單基地毫米波雷達很難發(fā)現它。而無(wú)源雷達采用的探測信號是廣播電視號，由于廣播電視信號波長(cháng)在米波范圍內，從而使針對毫米波波長(cháng)設計的微波吸收材料失去作用；另外，在收發(fā)站的配置上，由于無(wú)源雷達設計為雙站或多站系統工作，因此也破壞了隱身飛機對收發(fā)同方向消隱發(fā)射電磁波信號的設計思路；因而無(wú)源雷達正成為對抗隱身飛機的有力武器。本文針對無(wú)源定位雷達信號處理機的應用，利用PCI接口實(shí)現了將DSP處理結果快速實(shí)時(shí)地傳輸給PC機，由PC機完成數據融合與顯示記錄等功能。

1 基于PCI接口的高速信號處理板卡的設計

圖1是該板卡的原理框圖。無(wú)源雷達接收機輸出的中頻（30MHz）窄帶（帶寬為30MHz）窄帶（帶寬為200kHz）正交信號經(jīng)過(guò)緩沖、濾波后送入A/D變換器AD9051進(jìn)行高速模數轉換。由于采用直接中頻帶通采樣，不但降低了接收機的復雜度，而且減小了接收機的輸出噪聲電平，有利于提高接收機的靈敏度和動(dòng)態(tài)范圍。采用30MHz的采樣頻率，數據流首先進(jìn)入FIFO存儲器IDT72V255中緩存。當FIFO充滿(mǎn)時(shí)，EPLD（EMP7128）給TMS3206701 DSP一個(gè)外中斷信號，啟動(dòng)DSP的DMA傳輸，將FIFO中的數據快速地傳輸到DSP片外的同步突發(fā)靜態(tài)存儲器（samsung K7A163601M）中。DMA傳輸結束后，DSP對采樣的數據作時(shí)-空二維相關(guān)處理[1]，處理的結果首先寫(xiě)入雙口RAM（IDT70V25）中。PCI總線(xiàn)與雙口RAM的數據交換，采用了郵箱寄存器（Mail Box）的方式進(jìn)行。具體實(shí)現如下：先在雙口RAM中的某一固定的地址定義一個(gè)存儲單元作為雙方通信的“郵箱”，該存儲單元被答作郵箱寄存器。數據通信的發(fā)起方先檢查郵箱寄存器是否為空，如果郵箱寄存器是空的，則將數據寫(xiě)入雙口RAM中；否則就等待郵箱寄存器為空。數據的接收方不斷地查詢(xún)郵箱寄存器，如果發(fā)現郵箱寄存器的值為非空，則將雙口RAM中的數據讀入，同時(shí)將郵相寄存器置為空值。利用這種方法的優(yōu)點(diǎn)是無(wú)需外加數據通信握手信號和邏輯，就可以直接完成雙向數據流的交換，對通信重復間隔長(cháng)、數據塊大的傳輸十分適用。


2 PCI接口設計

1991年下半年，Intel公司首先提出了PCI總線(xiàn)的概念，并聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司，于1993年推出了PC局部總線(xiàn)標準——PCI總線(xiàn)。PCI是一套整體的系統解決方案，較其它只為加速圖形或視頻操作的局部總線(xiàn)優(yōu)越。PCI局部總線(xiàn)采用32位或64位數據總線(xiàn)，以33MHz或66MHz的時(shí)鐘頻率操作，可支持多組外圍部件及附加卡。在33MHz情況下，其數據傳送率高達132MB/s；在66MHz情況下，其數據傳送率翻倍。另外，它支持線(xiàn)性突發(fā)的數據傳輸模式，可確?？偩€(xiàn)不斷滿(mǎn)載數據。外圍設備一般會(huì )由內存某個(gè)地址順序接收數據，這意味著(zhù)可以由一個(gè)地址起讀寫(xiě)大量數據，然后每次只需將地址自動(dòng)加1，便可接收數據流下一個(gè)字節的數據。線(xiàn)性突發(fā)傳輸能夠更有效地利用總線(xiàn)的帶寬傳送數據，以減少無(wú)謂的地址操作。在雷達信號處理中，對信號的實(shí)時(shí)性要求很高，這就要求信號傳輸的帶寬要足夠高，PCI接口非常適合將高速信號處理模塊和計算機橋接在一起。目前PCI接口的設計一般采用兩種方法：其一是采用通用接口芯片完成。常用的芯片有：AMCC公司的S5933，PLX公司的PLX9054等。其二是采用EPLD或FPGA實(shí)現。這種方法可以針對自身的需要定制一定的功能，因而設計靈活性大，但必須嚴格遵循PCI總線(xiàn)的規范。采用通用接口芯片完成的好處是設計時(shí)可以不用關(guān)心PCI總線(xiàn)操作，只要處理好本地總線(xiàn)接口即可。設計簡(jiǎn)單省時(shí)。本文采用PLX9054的C模式完成PCI接口功能。PLX9054有著(zhù)獨立的本地總線(xiàn)（Local Bus），由它負責對雙口RAM進(jìn)行訪(fǎng)問(wèn)控制。


3 EPLD控制時(shí)序的實(shí)現

EPLD選用Altera公司的EMP7128S，用它來(lái)完成ADC采樣控制、FIFO的讀寫(xiě)控制、采樣結束中斷的產(chǎn)生等功能。采用Altera提供的MAXPLUS II集成開(kāi)發(fā)環(huán)境軟件，它支持VHDL、Verilog HDL和AHDL語(yǔ)言，此外它還支持直接輸入原理圖的方式。本文采用AHDL語(yǔ)言編寫(xiě)。圖2是仿真的時(shí)序圖，其中CLK是輸入的外時(shí)鐘信號，WR是FIFO的寫(xiě)信號，ENCODE是ADC的采樣時(shí)鐘信號，TR是采樣觸發(fā)信號，INT是輸出的中斷信號。COUNT是數據采樣長(cháng)度計數器，雖然FIFO可以提供全滿(mǎn)、半滿(mǎn)的標志位，但僅以此作為中斷的產(chǎn)生條件，就限制了采樣長(cháng)度的靈活性。為在應用中自定義采樣長(cháng)度，實(shí)現對任意大小的數據（最大不超過(guò)FIFO的存儲深度）進(jìn)行采樣，設計中引入了采樣長(cháng)度計數器。只要恰當設置COUNT的計數初值（大小為采樣長(cháng)度的補碼），使計數器溢出時(shí)給出INT中斷信號，就可以實(shí)現此項功能。ADC采用的是AD9051，它采用5級流水線(xiàn)（Pipeline）結構輸出數據，所剛啟動(dòng)采樣時(shí)，由于流水線(xiàn)未被充滿(mǎn)，前面輸出的5個(gè)數據是無(wú)效的，自第6個(gè)數據起才開(kāi)始將A/D變換的結果存入FIFO中。