基于SOPC的M8051嵌入式調試器設計
加入技術(shù)交流群
本文中的軟件部分主要負責調試協(xié)議數據的生成和傳送，具體的調試命令解析和JTAG邊界掃描時(shí)序的產(chǎn)生，全部由硬件實(shí)現，保證了調試效率的最大化。
3 M8051調試系統的測試
3．1 測試環(huán)境
測試環(huán)境包括軟件環(huán)境和硬件環(huán)境。軟件環(huán)境包括Kell C51編譯器和Xilinx ISE Design Suite；硬件環(huán)境包括PC機、本文開(kāi)發(fā)的調試器電路板和基于M8051處理器的目標板。測試環(huán)境如圖7所示。
3．2 調試系統的功能測試
功能測試的項目主要包括：涮試開(kāi)始／停止、單步運行、斷點(diǎn)、讀寫(xiě)寄存器、瀆寫(xiě)存儲器等。經(jīng)測試，以上調試操作穩定可靠。以斷點(diǎn)操作為例，斷點(diǎn)操作是軟件調試過(guò)程中最重要的手段之一，本文斷點(diǎn)功能經(jīng)測試完全可靠。測試結果如圖8所示。CPU從PC指針為零處開(kāi)始執行，到達斷點(diǎn)地址0x0006處停止執行，并將處理器的最新?tīng)顟B(tài)更新到用戶(hù)界面上。
3．3 調試器的主要參數
本調試器采用USB2．0全速(12 Mbps)接口，調試器內部M8051處理器主頻為48 MHz，JTAG協(xié)議數據收發(fā)速度達到8 Mbps。采用Spartan-6 xc6slx16 FPGA芯片實(shí)現，FPGA資源使用情況如下：可配置邏輯單元Slice1439個(gè)，占該資源總數的63％；嵌入式存儲模塊BLOCKRAM 144 KB，占該資源總數的14％；I／O接口數24個(gè)，占該資源總數的13％；時(shí)鐘管理模塊DCM 1個(gè)，占該資源總數的25％。
結語(yǔ)
本文給出的基于USB接口、以單一FPGA芯片實(shí)現的M8051嵌入式淵試器系統，不僅突破了傳統調試器的速度瓶頸，而且大大簡(jiǎn)化了系統的復雜度。經(jīng)測試，本調試器系統能夠高效地完成M8051處理器的軟件開(kāi)發(fā)，是一種易于被開(kāi)發(fā)者接受的高性?xún)r(jià)比、實(shí)用的調試器方案。
評論