基于A(yíng)RM和Ethernet的現場(chǎng)實(shí)時(shí)信號采集分析系統

1信號分析系統硬件框架

圖1 數采分析儀系統結構圖

數據采集分析儀系統結構圖見(jiàn)圖1，從功能上看，它由信號采集與處理、以太網(wǎng)數據通訊兩大部分組成。
1.1　數據采集與信號處理
為了增強系統的數據采集與信號處理能力，采用了ARM+DSP主從結構。ARM采用三星公司的S3C4510B作為主處理器，完成系統管理及網(wǎng)絡(luò )通訊。DSP采用TI公司的TMS320VC5416作為協(xié)處理器，完成信號處理、分析包括FFT、互譜、平均等信號處理任務(wù)及特征抽取任務(wù)。這樣的任務(wù)劃分有利于讓主從處理器都能充分發(fā)揮處理能力，從而使系統的數據采集與信號處理能力達到最大。其增強的外部存儲器接口，使得對外部數據的預處理更加方便，存儲器接口電路的設計也更靈活，因此在實(shí)時(shí)數據采集和信號處理系統中得到了應用。
1.2　以太網(wǎng)數據通訊
系統控制器向外提供1個(gè)10M/100M以太網(wǎng)口，通過(guò)寬帶可以接入Internet或局域網(wǎng)；S3C4510B內嵌一個(gè)可以以10M/100M的速率工作在半雙工或全雙工模式下的以太網(wǎng)控制器,其MAC層支持媒體獨立接口(MII)和帶緩沖的DMA接口(BDI)。MAC層由發(fā)送模塊、接收模塊、流控模塊、用于存儲網(wǎng)絡(luò )地址的匹配地址存儲器(CAM)以及一些命令寄存器、狀態(tài)寄存器、錯誤計數器寄存器構成。MII支持在25MHz時(shí)鐘下以100M速率的發(fā)送與接收操作，和在2.5MHz時(shí)鐘下以10M速率的發(fā)送與接收操作。特別適用于通訊和網(wǎng)絡(luò )產(chǎn)品。TCP/IP協(xié)議的使用將提高基于以太網(wǎng)的通訊軟件實(shí)現的可靠性來(lái)降低其復雜度。在主處理器內嵌的uClinux帶有一個(gè)完整的TCP/IP協(xié)議，同時(shí)它還支持許多其他網(wǎng)絡(luò )協(xié)議。uClinux對于嵌入式系統來(lái)說(shuō)是一個(gè)網(wǎng)絡(luò )完備的操作系統。
1.3 主從模塊通訊接口設計
主從處理器之間應盡量加快通訊速度，并保持可靠性和實(shí)時(shí)性。uClinux需要讀取數據處理模塊中的RAM，所以最好是把數據處理模塊中的RAM作為uClinux的內存地址的一部分，采用HPI技術(shù)可以滿(mǎn)足此要求。用Altera公司的FPGA芯片EP1C6作為系統的邏輯控制單元及主從系統配置電路，完成TMS320C5416與ARM處理器相關(guān)控制連接。
從系統硬件采用TI公司的TMS320C5416作信號處理器，用Altera公司的FPGA芯片EP1C6作為系統的邏輯控制單元及主從系統配置電路，同時(shí)利用HPI技術(shù)，完成TMS320C5416與ARM處理器S3C4510B的數據交換。
C5416與S3C4510B接口簡(jiǎn)單，DSP通過(guò)HPI8與主機設備相連時(shí)，除了8位HPI數據總線(xiàn)及控制信號線(xiàn)外，不需更多地附加其它邏輯電路，只需將C5416控制的引腳和S3C4510B的GPIO口引腳相連，這樣對C5416的控制就只需設置相應的GPIO口線(xiàn)即可。
在嵌入式系統設計中，用S3C4510B作為主控制器，用C5416進(jìn)行數據采集運算處理，然后通過(guò)HPI8接口進(jìn)行數據通信。試驗表明，用HPI接口技術(shù)在C5416和S3C4510B間實(shí)現通信滿(mǎn)足嵌入式系統的實(shí)時(shí)性要求。