內嵌ARM核的EPXA10在圖像驅動(dòng)和處理方面的應用用

1.3 先進(jìn)的存儲支持

EPXA10嵌入式處理器部分集成了256KB單口SRAM和128KB雙口SRAM；同時(shí)集成了兩個(gè)先進(jìn)的存儲支持：（1）SDRAM控制器，用于控制單倍速/雙倍速不同控制進(jìn)序來(lái)確定的，實(shí)現起來(lái)非常復雜。有了SDRAM控制器的支持，只需要在A(yíng)ltera公司提供的EDA開(kāi)發(fā)軟件Quartus II中設置好SDRAM工作所需的各種參數，就可以按照直接給出指令、地址和數據的方式對SDRAM進(jìn)行操作，控制器會(huì )自動(dòng)將各種指令轉化成SDRAM所需的工作時(shí)序，大大降低了對SDRAM的控制難度。（2）從FPGA啟動(dòng)。這種啟動(dòng)方式需要將設計下載到片外E2PROM中，而且設計中可包含FPGA部分的應用。啟動(dòng)時(shí)FPGA為主動(dòng)，ARM處復位狀態(tài)，配置完成后，如果有對ARM的應用，則ARM解除復位，執行軟件代碼；反之，ARM一直處于復位狀態(tài)。

圖3

2 EPXA10的工作方式

EPXA10嵌入式處理器部分提供了兩條32位AMBA微控制器總線(xiàn)AHB1、AHB2，分別用于片內各種資源的通訊，如圖1所示?；贏(yíng)HB1、AHB2總線(xiàn)，EPXA10的工作方式大致可分為三種：（1）ARM作為AHB1總線(xiàn)的主控，直接訪(fǎng)問(wèn)HAB1總線(xiàn)的從屬資源。包括SDRAM控制器、片上SRAM、中斷控制器等。（2）ARM作為AHB1總線(xiàn)的主控，通過(guò)AHB1-2橋訪(fǎng)問(wèn)AHB2總線(xiàn)上的從屬資源，包括UART、EBI、SRAM、STripe-To-PLD橋等，同時(shí)通過(guò)Stripe-To-PLD橋對FPGA進(jìn)行訪(fǎng)問(wèn)和控制。（3）FPGA通過(guò)AHB2的總線(xiàn)主控PLD-To-Stripe橋訪(fǎng)問(wèn)AHB2總線(xiàn)上的從屬資源，包括SRAM、SDRAM控制器，UART等。

EPXA10片內集成了軟件可編程鎖相環(huán)路（PLL），為微控制器總線(xiàn)及SDRAM控制器提供了靈活精確的時(shí)鐘基準。

3 EPXA10在圖像驅動(dòng)和處理方面的應用

本文所述的圖像驅動(dòng)和處理系統主要利用PPGA邏輯控制實(shí)現簡(jiǎn)單、對大量數據做簡(jiǎn)單處理速度快以及ARM軟件編程靈活的特點(diǎn)，系統框圖如圖2所示。在芯片FPGA部分，構造了CMOS驅動(dòng)模塊，驅動(dòng)CMOS圖像傳感器使之能夠采集圖像數據。然后圖像數據經(jīng)數據接收模塊存入片外SDRAM中，并經(jīng)串口傳入PC機，要將圖像數據在PC機中顯示成圖像，還需編寫(xiě)基于CDib類(lèi)的圖像顯示程序；同時(shí)將圖像數據經(jīng)芯片ARM部分的圖像處理算法（本系統采用Sobel算子）處理，處理后的圖像數據才能經(jīng)串口傳給PC機進(jìn)行顯示。為了驗證基于A(yíng)RM的圖像處理算法實(shí)現的正確性，還將這一算法在PC機中進(jìn)行了實(shí)現，最后針對同一幅圖像，將兩種實(shí)現的結果進(jìn)行了比較。

3.1 圖像的驅動(dòng)

3.1.1 CMOS圖像傳感器的驅動(dòng)

要使CMOS圖像傳感器的成像，必須設計正確的驅動(dòng)時(shí)序，包括行同步、列同步、場(chǎng)同步及曝光時(shí)間設定等時(shí)序。利用FPGA邏輯編程簡(jiǎn)單的特點(diǎn)，用硬件描述語(yǔ)言Verilog HDL編程，可在FPGA中實(shí)現CMOS圖像傳感器的驅動(dòng)時(shí)序，該驅動(dòng)時(shí)序的仿真結果如圖3所示。圖中，ld_y為行選通信號；ld_x為列選通信號；cal為場(chǎng)選通信號；clk_adc為內部A/D轉換器所需的時(shí)鐘；addr為行列地址線(xiàn)；sys_reset為曝光時(shí)間設定信號；s和r為內部放大器選通信號。

3.1.2 圖像的采集

CMOS圖像傳感器輸出的信號為數字信號（即數字圖像數據），所以圖像的采集要通過(guò)FPGA中的數據接收模塊將圖像數據保存到片外SDRAM中。數據接收模塊狀態(tài)機如圖4所示。標志Flag為1，開(kāi)始采集數據。因為CMOS圖像傳感器在每個(gè)A/D轉換時(shí)鐘周期輸出一個(gè)數據（如圖3所示），接收模塊也相應地設計成一個(gè)時(shí)鐘接收周期接收一個(gè)數據（Burst狀態(tài)），這樣就發(fā)揮了FPGA對大量數據處理速度快的優(yōu)勢。

3.1.3 圖像的顯示

ARM將SDRAM中的圖像數據經(jīng)串口傳給計算機，在計算機中用VC++語(yǔ)言編寫(xiě)串口協(xié)議和圖像顯示程序，將CMOS圖像傳感器采集到圖像顯示在屏幕上，以便于監測驗證。

3.2 圖像的處理

本系統采用的圖像處理算法基于Sobel邊緣檢測算子。圖像的邊緣是由灰度不連續性所反映的，是的最基本信息。邊緣檢測算子檢查每個(gè)像素的的領(lǐng)域并對灰度變化率進(jìn)行量化，也包括方向的確定，大多數使用基于方向導數掩模求卷積的方法。就sobel算子而言，如圖55所示，采用了兩個(gè)3×3卷積核形成邊緣算子模板，緊鄰中心像素的像素有4個(gè)，和中心像素成斜對角的像素也有4個(gè)，距離中心素近的模板值的系數為2，成斜對角的比較遠，所以其系數為1，該系數反映了這樣一點(diǎn)：領(lǐng)域對當前像素的灰度梯度的影響程度越近影響越大，越遠影響越小。圖像中的每個(gè)點(diǎn)都用這兩個(gè)核做卷積，一個(gè)核對垂直邊緣響應最大，而另一個(gè)核對水平邊緣響應最大，兩個(gè)卷積的最大值作為該點(diǎn)的輸出位，反映了當前位置灰度梯度（圖像邊緣）的主要方向和大小。運算結果反饋了一幅邊緣幅度圖像。