數字秒表電路設計

一、工作原理

　　本電路由啟動(dòng)、清零復位電路、多諧振蕩電路、分頻計數電路、譯碼顯示電路等組成。如下圖所示：

　　啟動(dòng)清零復位電路主要由U6A、U6B、U7B、U7D組成，其本質(zhì)是一個(gè)RS觸發(fā)器和單穩態(tài)觸發(fā)器。J1控制數字秒表的啟動(dòng)和停止，J2控制數字秒表的清零復位。開(kāi)始時(shí)把J1合上，J2打開(kāi)，運行本電路，數字秒表正在計數。
當打開(kāi)J1，合上J2鍵，J2與地相接得到低電平加到U6B的輸入端，U6B輸出高電平又加到U6A的輸入端，而U6A的另一端通過(guò)電阻R15與電源相接得到高電平，（此時(shí)U6B與U6A組成RS觸發(fā)器），U6A輸出低電加到U7A的輸入端，U7A被封鎖輸出高電平加到U5的時(shí)鐘端，因U5不具備時(shí)鐘脈沖條件，U5不能輸出脈沖信號，因此U3、U4時(shí)鐘端無(wú)脈沖而停止計數。當J1合上時(shí)，打開(kāi)J2鍵，J1與地相接得到低電平加到U6A的輸入端，U6A輸出高電平加到U6B的輸入端，U6B輸出低電平加至U7B，使U7B輸出高電平，因電容兩端電壓不能躍變，因此在R7上得到高電平加到U7D輸入端，U7D輸出低電平（進(jìn)入暫態(tài)）同時(shí)加到U3、U4、U5的清零端，使得U3、U4的QD---QA輸出0000，經(jīng)U1、U2譯碼輸出驅動(dòng)U9、U10顯示“00”。因為U7B與U7D組成一個(gè)單穩態(tài)電路，經(jīng)過(guò)較短的時(shí)間，U7D的輸出由低電平變?yōu)楦唠娖?，允許U3、U4、U5計數。同時(shí)U6A輸出高電平加到U7A的輸入端，將U7A打開(kāi)，讓555的3腳輸出100KHZ的振蕩信號經(jīng)U7A加到U5的時(shí)鐘脈沖端，使得U5具備時(shí)鐘脈沖條件，U5的9、10、7腳接高電平，U5構成十分頻器，對時(shí)鐘脈沖計數。當U5接收一個(gè)脈沖時(shí)，U5內部計數加1，如果U5接收到第十個(gè)脈沖時(shí)，U5的15腳（RCO端）輸出由低電平跳變?yōu)楦唠娖阶鳛閁4的時(shí)鐘脈沖，從而實(shí)現了對振蕩信號的十分頻，產(chǎn)生周期為0.1S的脈沖加至U4的時(shí)鐘端。U4的9、10、7腳接高電平，當U4接收到來(lái)自U5的脈沖時(shí)，U4的QD---QA輸出0001加到U2的DCBA端，經(jīng)U2譯碼輸出1001111經(jīng)電阻R8~R14驅動(dòng)數碼管U10顯示，此時(shí)數碼管顯示“1”，當U4計數到1001時(shí)，U4的15腳輸出高電平接到U7C，經(jīng)反相后得到低電平，加到U3的時(shí)鐘脈沖端，U3A不具備時(shí)鐘脈沖條件，當U4再接收一個(gè)脈沖時(shí)，U4的輸出由1001翻轉為0000，此時(shí)U4的15腳輸出低電平通過(guò)U7C反相輸出高電平，從而得到一上升沿脈沖加至U3的時(shí)鐘端，使得U3的QD---QA輸出0001加到U1的DCBA輸入端，經(jīng)U1譯碼輸出100111，經(jīng)電阻R1~R7驅動(dòng)數碼管U9，數碼管顯示“1”。如此循環(huán)的計數，最后數碼管U9、U10顯示最大值99即9.9秒。
　　 由集成塊555、電阻R19、R18、電容C1、C2組成多諧振蕩器，當接通電源，電源通過(guò)電阻R19與R18對電容C2進(jìn)充電，當UC2上升到2/3VCC時(shí)，集成塊555的3腳輸出低電平，內部三極管導通，C2通電阻R19進(jìn)行放電，當UC2下降到1/3VCC時(shí)，內部三極管截止，集成塊555的3腳輸出高電平，接著(zhù)電源又通過(guò)電阻R19與R18對電容C2進(jìn)充電，當UC2上升到2/3VCC時(shí)，集成塊555的3腳輸出低電平，如此循環(huán)的充、放電，555的3腳輸出100HZ的矩形方波信號加到U7A的輸入端。