AVR AT90S1200 IP核設計及其復用技術(shù)

　　下面具體描述FSPLCSOC的驗證，SOC設計中包含了系統設計和模塊設計，因此SOC驗證一般包含了模塊驗證、芯片驗證和系統驗證三個(gè)部分。由于FSPLCSOC涉及到的主要是數字IP核，文中采用Altera NioslI開(kāi)發(fā)板作為設計的驗證平臺，該開(kāi)發(fā)板帶有一個(gè)20多萬(wàn)門(mén)的Altera EP20K200EFC484-2的FPGA芯片、撥碼開(kāi)關(guān)、數碼顯示器等，用一個(gè)實(shí)際PLC應用程序在此開(kāi)發(fā)板上對FSPLCSOC進(jìn)行了可行性驗證，同時(shí)通過(guò)對AVR編譯器Avral。0的編譯代碼變量中增加PLC指令代碼，使之能夠對PL(:指令進(jìn)行編譯。圖5，圖6分別為PLC控制程序的梯形圖及其匯編程序。

圖5 PLC控制程序的梯形圖

　　開(kāi)發(fā)板的撥碼開(kāi)關(guān)SWl的1、2、3、4來(lái)模擬上述開(kāi)關(guān)的閉合，觀(guān)察數碼顯示器Dl數碼段明暗，驗證設計的可行性。FSPLCSOC在A(yíng)ltera Nios開(kāi)發(fā)板的FPGA芯片上進(jìn)行了可行性驗證，獲得了理想的運行效果:在33MHz晶振下，執行基本邏輯指令速度為0。09μ/條，達到了國際上大中型PLC的處理速度。

圖6 PSPLC匯編程序

　　5 結束語(yǔ)

　　目前IC產(chǎn)業(yè)中，SOC已成為最主要的集成電路設計方法8位RISC微處理器芯片設計正在向SOC化發(fā)展，通過(guò)IP核復用方法以縮短周期、降低成本、提高效率。文中基于IP核復用和SOC技術(shù)借助ModelSim、Synplify Pro、QuartusⅡ等EDA軟件設計了擁有自主知識產(chǎn)權的專(zhuān)用PLC微處理器SOC模塊FSPLC，在復用了第三方AVRAT90SI200IP核基礎上集成了自行設計的LP、BP、MBI、CBI、BBI等模塊，具有快速處理PLC梯形圖程序、快速處理IL語(yǔ)句表中復雜的嵌套邏輯運算、PLC之間CAN總線(xiàn)通訊等優(yōu)點(diǎn)。最后采用Altera NiosII作為驗證平臺，對實(shí)際的PLC應用程序做了可行性驗證，獲得了理想的效果。