AVR AT90S1200 IP核設計及其復用技術(shù)

　　1 引言

　　隨著(zhù)芯片集成程度的飛速提高，一個(gè)電子系統或分系統可以完全集成在一個(gè)芯片上，IC產(chǎn)業(yè)中形成了以片上系統SOC(System-on-Chip)技術(shù)為主的設計方式。同時(shí)IC設計能力和EDA工具卻相對落后于半導體工藝技術(shù)的發(fā)展，兩者之間日益加劇的差距已經(jīng)成為SOC技術(shù)發(fā)展過(guò)程中一個(gè)突出的障礙。采用基于IP復用技術(shù)進(jìn)行設計是減小這一差距惟一有效的途徑，IP復用技術(shù)包括兩個(gè)方面的內容:IP核生成和IP核復用。文中采用IP核復用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設計專(zhuān)用PLC微處理器FSPLCSOC模塊。

　　2 IP核復用

　　IP核復用(IP Core Reuse)是指在集成電路設計過(guò)程中，通過(guò)繼承、共享或購買(mǎi)所需的知識產(chǎn)權內核(第三方IP核)，然后再利用EDA工具進(jìn)行設計、綜合和驗證。IP核是IP復用的載體和核心內容，基于應用需求、規范協(xié)議和行業(yè)標準的不同，IP核的內容也是千差萬(wàn)別的。在IC產(chǎn)業(yè)中，IP核被定義為用于A(yíng)SIC， ASSP， PLD等芯片中，且預先定義好功能、經(jīng)過(guò)驗證的、可重復利用的電路功能模塊，如PCI接口核、ADC核，FIR濾波器核、SDRAM控制器核等。根據IC設計層次的不同。IP核分為以下三類(lèi):軟IP(Soft IP)、硬IP(Hard IP)，固IP (Firm IP)。文中主要涉及到軟IP核設計和復用。軟IP是可類(lèi)比、綜合的硬件描述語(yǔ)言(HDL)模型，通常是可綜合的RTL模型，包括邏輯描述、網(wǎng)表和測試的文檔(Testbench)。軟IP設計周期短、投人少，與工藝無(wú)關(guān)，可靈活修改，在設計中只須對時(shí)序、面積和功耗進(jìn)行修正，可復用性最高?；谲浐说脑O計(Soft Core-based design)是一種非常實(shí)用的SOC設計方法。它將系統的功能劃分為不同的軟核，包括微處理器、ALU、ROM、PC、ROM、I/0等。由于軟IP核僅提供能夠綜合的HDL描述，因此復用前需要深人地了解HDL文件描述的RTL模型，采用適當工藝技術(shù)的標準單元庫，再重新進(jìn)行綜合、布局布線(xiàn)、后仿真提取網(wǎng)表、驗證時(shí)序等反復工作，最后集成到SOC設計中，因此SOC設計即生成的IP核和第三方復用IP核集成整合。

　　3 FSPLC微處理器IP核設計

　　3.1 IP軟核生成

　　文中基于AVR8位微處理器分析實(shí)際PLC梯形圖及其指令表，設計邏輯處理器LP、布爾處理器BP、存儲器位接口MBI等3個(gè)模塊用于提高PLC執行速度，下面以邏輯處理器LP單元模塊為例，描述IP軟核生成。PLC梯形圖包括8種基本電路:左分支觸點(diǎn)LBC/非觸點(diǎn)LBCN，右分支觸點(diǎn)RBC/非觸點(diǎn)RBCN，雙分支觸點(diǎn)DBC/非觸點(diǎn)DBCN，不分支觸點(diǎn)NBC/不分支非觸點(diǎn)NBCN。文中根據這8種基本電路設計一個(gè)16xl6觸點(diǎn)矩陣電路，即邏輯處理器LP單元，矩陣中各個(gè)觸點(diǎn)由電子電路模擬PLC梯形圖基本電路。在任何一個(gè)觸點(diǎn)上包括橫線(xiàn)輸入、豎線(xiàn)輸入、引出輸出線(xiàn)圈。觸點(diǎn)矩陣中共有256個(gè)橫線(xiàn)輸入圈節點(diǎn)hi，240個(gè)豎線(xiàn)輸入圈節點(diǎn)vi，256個(gè)輸出線(xiàn)圈Io。當一行超過(guò)16時(shí)，轉向下一行，以此構成矩陣電路，如hi[i]，vi[i]，lo[i]表示某個(gè)觸點(diǎn)的橫線(xiàn)輸入、豎線(xiàn)輸入、輸出，那么其同行的下一個(gè)觸點(diǎn)的橫線(xiàn)輸入、豎線(xiàn)輸入、輸出分別為hi[i+ 1]、vi[i+1]、lo[i+1]，其同列的下一個(gè)觸點(diǎn)hi[i+16]、vi[i+16]、lo[i+16]，那么輸出觸點(diǎn)的表達式為

I0[i]=I0[i-1]hi[i]+vi[i-16]lo[i-16]+vi[i]lo[i+16-1]hi[ i+16] 。

　　以此各個(gè)觸點(diǎn)彼此互相連接組成處理梯形圖的觸點(diǎn)矩陣。如圖1所示。

圖1 LP單元觸點(diǎn)電子電路模擬

　　邏輯處理器LP采用Verilog描述，借助Model-Sim進(jìn)行功能仿真，驗證模塊功能的正確性。LP單元功能仿真波形如圖2所示。

圖2 LP單元功能仿真波形

　　驗證功能正確后，借助Synosys的綜合工具Synplify Pro對模塊進(jìn)行綜合。綜合包括Compiling、Mapping、Optimization。綜合時(shí)將經(jīng)ModelSim。功能仿真驗證的源代碼調人Synplify Pro，執行Compiler，編譯后，創(chuàng )建約束文件。sdc，編輯約束文件對模塊添加約束條件，包括時(shí)鐘、面積、扇人扇出、延時(shí)等，添加約束后執行綜合，產(chǎn)生網(wǎng)表文件。EDF。根據綜合后給出的。log文件觀(guān)察Constraint文件中的約束條件是否滿(mǎn)足需要，例如按照給出的“Worst Path Information，修改約束以滿(mǎn)足Worst Path的要求。綜合完成后在Quartus Ⅱ4。0展開(kāi)網(wǎng)表文件，布局布線(xiàn)后編譯形成。sof文件，將此文件下級到Alters Nios開(kāi)發(fā)板進(jìn)行驗證，驗證正確后再借助ModelSim進(jìn)行時(shí)序驗證。