IXP425和DM642的會(huì )議電視多點(diǎn)控制單元硬件設計

2．2 網(wǎng)口設計
IXP425內部有3個(gè)與XScale核并行工作的網(wǎng)絡(luò )處理機NPE，能對外部提供2個(gè)MII接口，并行工作的原理使得網(wǎng)絡(luò )處理性能較好，支持802．3協(xié)議內容，標準的MII接口只需外接PHY物理接口芯片，平臺中采用了Intel的LXT972A，即能完成與外界數據的交互。當然，變壓器的使用也是必須的，利用了HALO生產(chǎn)的TG110-S050N2與RJ45接口掛接，連接示意圖如圖4所示。由于IXP425內置了MAC控制器，完善的MII接口使得平臺的網(wǎng)絡(luò )應用比較簡(jiǎn)單而具有針對性。

2．3 音／視頻處理模塊設計
2．3．1 PCI接口設計
IXP425 PCI控制器外部掛了4片DM642，總線(xiàn)為33MHz，連接示意圖如圖5所示。IXP425 PCI總線(xiàn)主要完成對DM642的啟動(dòng)加載、芯片配置管理、PCI總線(xiàn)仲裁和媒體流調度。DM642芯片組主要完成音／視頻媒體流的編碼、音／視頻合成的功能。目前的容量為4路音／視頻合成，視頻算法為H．264，語(yǔ)音算法為AAC、G．723．1等。

其中，DM642A占用IXP425的PCI時(shí)隙1，DM642B占用IXP425的PCI時(shí)隙2，DM642C占用IXP425的PCI時(shí)隙3，DM642D占用IXP425的PCI時(shí)隙4，其有差異的對應引腳互連如下：DM642A與IXP425的PCI引腳對應。PCI中斷控制信號由CPLD進(jìn)行會(huì )聚后上報給CPU，CPU通過(guò)讀取CPLD內部的中斷寄存器來(lái)判斷外圍PCI設備的中斷事件。
2．3．2 音／視頻處理模塊最小系統設計
EMIFA允許無(wú)縫連接多種SDRAM，由于選用的SDRAM大小為64 MB，根據DM642 EMIFA的接口準則，DM642最小系統如圖6所示。

芯片選擇由CE0完成，選用2片16MB大小的SDRAM進(jìn)行位擴展后，最大尋址空間為32MB，行地址選通為A[3：10]，列地址選通為A[3：14]，塊選擇(bankselect)為A[15：16]，故使用DM642地址線(xiàn)A[3：16]。DM642內核工作在50M×12 Hz的模式下，EMIF接口工作在25M x 5．33 Hz，PCI接口工作在33 MHz時(shí)鐘頻率下。