基于DM642嵌入式無(wú)線(xiàn)視頻監控硬件設計

　　選用TMS320DM642作為系統CPU,并采用最新視頻編碼標準H.264壓縮算法,實(shí)現基于CDMA網(wǎng)絡(luò )傳輸的無(wú)線(xiàn)視頻監控和視頻數據存儲系統。

　　文中詳細地描述了系統組成、結構和功能,對系統各個(gè)組成模塊進(jìn)行了詳細分析和設計,主要包括視音頻輸入、CDMA傳輸串口、DE及USB通信等模塊,并針對DM642高速CPU,分析了系統設計中應注意的問(wèn)題。

　　無(wú)線(xiàn)視頻監控系統是公安、交通、水利等行業(yè)的重要裝備,目前無(wú)線(xiàn)視頻傳輸設備主要采用微波方式,其致命弱點(diǎn)是傳輸距離短,有障礙物時(shí)傳輸距離大為減少,多年來(lái)一直沒(méi)有得到很好的解決。

　　隨著(zhù)運營(yíng)商在國內大部分地區推出GRPS和CDMA1x公共無(wú)線(xiàn)數據網(wǎng)絡(luò ),通過(guò)公共無(wú)線(xiàn)數據網(wǎng)絡(luò )傳輸視頻已成為當今研究和應用的熱點(diǎn),它能徹底解決微波方式的短距離問(wèn)題。由于公共無(wú)線(xiàn)數據網(wǎng)絡(luò )的帶寬比較窄且不穩定,采用編碼效率不高的視頻壓縮算法(如H.263、MPEG-4等),傳輸效果不理想,無(wú)法滿(mǎn)足大多數監控場(chǎng)合的要求。

　　H.264是JVT制定的最新視頻壓縮標準,比H.263和MPEG-4在同質(zhì)量時(shí)碼流可低50%,同時(shí)支持無(wú)線(xiàn)網(wǎng)絡(luò )傳輸,但其運算復雜度也是H.263和MPEG-4的3-5倍,因此一般的CPU系統無(wú)法滿(mǎn)足要求。TMS320DM642是TI最新推出的高性能數字媒體處理器,指令最高可達4800MIPS,可以滿(mǎn)足實(shí)時(shí)H.264編碼算法的要求。本文設計了基于TMS320DM642的嵌入式系統,采用H.264視頻編碼算法,成功的開(kāi)發(fā)了基于CDMA傳輸的無(wú)線(xiàn)視頻監控系統。

　　1無(wú)線(xiàn)視頻監控系統構成

　　1.1無(wú)線(xiàn)視頻監控系統設計需求

　　本系統要求采用嵌入式視頻發(fā)送終端,對采集視頻圖像進(jìn)行實(shí)時(shí)壓縮并通過(guò)CDMA網(wǎng)絡(luò )發(fā)送,接收端采用PC機對接收視頻數據進(jìn)行解碼并顯示。對于嵌入式視頻發(fā)送終端有如下需求:

　?、僖宦稰AL/NTSC標準模擬視頻輸入,一路模擬音頻輸入;

　?、诓捎肅DMA接入方式將視頻數據通過(guò)網(wǎng)絡(luò )發(fā)送;

　?、鄄捎肅F卡或硬盤(pán)對視頻進(jìn)行本地存儲;

　?、馨l(fā)送圖像和保存圖像的尺寸和幀率等參數可調;

　?、菘赏ㄟ^(guò)無(wú)線(xiàn)網(wǎng)絡(luò )進(jìn)行遠程控制,并且要求低功耗。

　　1.2系統的總體設計

　　由于CDMA無(wú)線(xiàn)網(wǎng)絡(luò )帶寬窄、帶寬波動(dòng)大,因此系統中采用H.264作為視頻壓縮算法。同時(shí)本地存儲與CDMA發(fā)送視頻在圖像尺寸和幀率上不同,需要采用兩個(gè)編碼結構分別進(jìn)行編碼。

　　圖1顯示了本系統的總體結構框圖,系統主要包括DM642CPU、視頻輸入、音頻輸入/輸出、硬盤(pán)接口、串口和USB通信(USB2.0)等主要功能模塊,此外還包括實(shí)時(shí)時(shí)鐘(RTC)、顯示和I/O接口(LCDI/O)、SDRAM、FLASH和電源(POWER)模塊。下面將詳細地對各個(gè)功能模塊進(jìn)行一一分析和設計。

圖1視頻發(fā)送終端系統框圖

　　2無(wú)線(xiàn)視頻監控系統硬件設計

　　2.1TMS320DM642簡(jiǎn)介

　　TMS320DM642是TI推出的針對多媒體處理領(lǐng)域應用的高性能數字媒體處理器。該處理器是專(zhuān)門(mén)為視頻與影像市場(chǎng)量

身定制的,特別適用于VOIP視頻、視頻點(diǎn)播(VOD)、多信道數字視頻攝錄像應用以及高品質(zhì)視頻編碼與解碼解決方案。

　　DM642處理器內部集成了TMS320C64X的DSP內核,在600MHz運行速度下,指令可達4800MIPS,由于其強大的運算能力,可以實(shí)現實(shí)時(shí)的H.264編解碼算法。

　　DM642內部集成了外部?jì)却娼涌?EMIF)控制單元,通過(guò)20根地址線(xiàn)和64位數據總線(xiàn)可直接與外部的SDRAM、FLASH進(jìn)行連接。本系統中由于采用100MHz的SDRAM,考慮到信號完整性,SDRAM直接與DM642連接,而FLASH通過(guò)總線(xiàn)加以驅動(dòng)后加以連接。

　　2.2視頻輸入模塊

　　DM642具有三個(gè)視頻端口,支持多種分辨率和標準,如CCIR601、ITU-BT.656、BT.1120等,每個(gè)端口為20bit位寬,可以被靈活的配置為一個(gè)20/16bit或兩個(gè)10/8bit通道。同時(shí),每個(gè)端口都可配置為視頻輸入或視頻輸出。本系統中采用VP0與SAA7113H相連進(jìn)行視頻輸入采集。

　　SAA7113H為9bit視頻解碼器,其內部有由視頻源選擇、反混疊濾波器和ADC組成的兩通道模擬預處理電路、增益控制、時(shí)鐘發(fā)生電路(CGC)、多標準數字解碼器、亮度飽和度控制電路等組成。

　　它支持PAL、NATSC等多種視頻輸入格式,輸出支持標準的ITU.656YUV4∶2∶28bit格式,通過(guò)I2C總線(xiàn)進(jìn)行控制,只需一個(gè)24.576MHz外部晶振,采用3.3V電源、具有小于0.5W的功耗。SAA7113H與DM642接口見(jiàn)圖2。

圖2SAA7113H與DM642接口