三五年后，IC驗證的標準化平臺或出現

　　“大部分IC設計團隊的設計流程看起來(lái)都差不多，但是每家的驗證團隊都不一樣。有人做硬件仿真，有的做調試(debug)，有人做軟件仿真，有人做軟硬協(xié)同件……。沒(méi)有一個(gè)共同的模式?！毙滤伎萍?Synopsys)公司總裁兼聯(lián)合首席執行官陳志寬博士近日告訴《電子產(chǎn)品世界》編輯?！肮烙嬋迥昊蚴旰?，IC設計會(huì )要有一個(gè)統一的驗證平臺?！?/p>本文引用地址：http://dyxdggzs.com/article/215131.htm

　　但目前沒(méi)有一家EDA公司可以做出這樣的硬件平臺。很多客戶(hù)在做硬件仿真之前，要重新做test bench。所以IC設計行業(yè)需要一個(gè)很好的平臺，要很容易地從硬件仿真到軟件仿真、原型機、軟硬件協(xié)同等。Synopsys近兩年有意識地去收購一些工具廠(chǎng)商，目標是打造一個(gè)完整驗證平臺。例如收購了硬件加速器公司EVE，和Debug工具廠(chǎng)商SpringSoft(思源)等。

　　50%-60%的時(shí)間花在了驗證

　　通常，一個(gè)芯片從系統的SPICE到生產(chǎn)出來(lái)，把它分三個(gè)階段，首先是芯片的前端設計，然后后端的整合含驗證，最后是生產(chǎn)。就像要建一個(gè)會(huì )展中心一樣，前端的系統設計是畫(huà)藍圖階段，這個(gè)藍圖有很多的SPICE方案，這時(shí)就需要系統的驗證。接下來(lái)是實(shí)踐，不管是用硬件語(yǔ)言，或是把硬件語(yǔ)言先放到FPGA里面去，你都需要功能性驗證。最后芯片做完之后回來(lái)測試，有性能測試等其它環(huán)節。

　　如果以一個(gè)標準的SoC芯片來(lái)看，從一開(kāi)始到最后需要24個(gè)月，通常6個(gè)月花在系統上;接下來(lái)，系統到實(shí)現可能只要3~4個(gè)月;有可能你會(huì )有9~12個(gè)月花在debug(調試)，在這個(gè)過(guò)程中，如果芯片流片回來(lái)之后，你再做軟件整合?，F在最大的是兩塊，一塊是驗證，一塊是軟件。

　　采用了Synopsys的Zebu和Verdi等工具后，畫(huà)完藍圖就可以做驗證了，這樣就把軟硬件協(xié)同的時(shí)間縮短，是一種新的方法論。這樣，整個(gè)24個(gè)月有可能縮短6~ 9個(gè)月。