FED矩陣掃描功率放大電路的研究與設計

　　0 引 言

　　場(chǎng)致發(fā)射顯示器(Field Emission Display，FED)是一種新型的平板顯示器件，被認為是最有可能與等離子體(PDP)和液晶顯示器(LCD)相競爭的平板顯示器，它具有反應速度快，重量輕，功耗小，視角大，顏色鮮艷等優(yōu)點(diǎn)，滿(mǎn)足消費者對顯示品質(zhì)的要求，具有可觀(guān)的市場(chǎng)前景。FED產(chǎn)生圖像的原理與陰極射線(xiàn)管(CRT)相同，均為電子轟擊熒光粉發(fā)光，但采用的是矩陣尋址的方式。FED驅動(dòng)電路是FED研發(fā)的重中之重，福州大學(xué)在國家科技部和地方相關(guān)科技部門(mén)以及國內多家大型企業(yè)的關(guān)心支持下，已研制出25英寸具有自主知識產(chǎn)權的彩色大屏幕低逸出功印刷式場(chǎng)致發(fā)射顯示器。根據FED矩陣尋址的特點(diǎn)，設計出了相應的矩陣掃描功率放大電路，包括分立和集成驅動(dòng)以及結合分立和集成優(yōu)點(diǎn)的混合型驅動(dòng)電路。這些電路已經(jīng)應用在25英寸QVGA，VGA的FED中，并將在34英寸FED驅動(dòng)電路中得到進(jìn)一步的應用。

　　1 FED矩陣掃描功率放大電路的特點(diǎn)

　　如圖1所示，FED和大多數平板顯示器一樣，也是采用行列矩陣選址驅動(dòng)工作方式，陽(yáng)極加固定電壓，柵極作為行電極，陰極作為列電極，每個(gè)行列電極交叉點(diǎn)就構成了一個(gè)像素單元。陽(yáng)極電壓由熒光粉所需的工作電壓決定，行電極是逐行或者隔行加上掃描電壓的，列電極加上視頻圖像信號，行列電壓差產(chǎn)生場(chǎng)電子發(fā)射，電子在陽(yáng)極電壓的加速下轟擊熒光粉發(fā)光。行電極的功能就是尋址掃描，并在行掃描期間，匯集所有列的電流，提供系統所需功耗。如VGA系統，設計的目標是列驅動(dòng)電壓脈沖幅度為100 V，電流脈沖幅度最大為6 mA，電子發(fā)射時(shí)行收集的電流最大為3．84 A，對于更高分辨率的系統來(lái)說(shuō)這個(gè)數值還會(huì )更高，這對柵極高壓功率放大電路提出了大電流和相對較大電壓(100～200 V)的要求。這就要求在選擇高壓驅動(dòng)晶體管或者M(jìn)OS管的時(shí)候要充分照顧到電壓和電流的要求，并且穩定性要相當好。對于集成電路來(lái)說(shuō)要滿(mǎn)足這個(gè)要求會(huì )更加的困難，因為集成電路的制作工藝限制，在市場(chǎng)上現在還找不到為FED驅動(dòng)電流研制的專(zhuān)用芯片，借鑒PDP電路設計法，設計了一種基于PDP專(zhuān)用芯片 STV7696B的行集成系統。

　　實(shí)測FED陰極的逸出功典型值約為2 eV，實(shí)驗測試的FED陰極的發(fā)射電流典型值約為3 mA／像素，最小陰極發(fā)射面積為O．4 mm×O．4 mm。表1是印刷型FED顯示器的主要性能參數。

　　2 分立式矩陣掃描功率放大電路

　　基于分立式的矩陣掃描功率系統是CPLD可編程器件完成對主板提供的行信號進(jìn)行譯碼，然后再經(jīng)過(guò)高壓MOS管的功率放大，完成整個(gè)系統。其系統框圖如圖2所示。

　　高壓功率放大部分不僅要對前級的低壓掃描脈沖進(jìn)一步拉高，同時(shí)還要提供電流負荷能力，這樣才能對列功率系統的灰度顯示提供足夠的電流。一般的晶體管和MOS管提供電流只有數百毫安，這對于系統來(lái)講可能會(huì )有提供功率不足的現象，所以功率型MOS管是該設計的最佳選擇。

　　如圖3所示，采用的是由功率型MOS管組成的推挽電路，低壓掃描脈沖進(jìn)入到高壓驅動(dòng)單元進(jìn)行放大。電路工作時(shí)，兩只對稱(chēng)的功率開(kāi)關(guān)管每次只有一個(gè)導通，所以導通損耗小，效率高。圖3中MOS管Q1，Q2的參數相同，以推挽方式存在于電路中。當脈沖為高電平時(shí)，Q1管導通，Q2管截止，電路輸出低電平；當脈沖為低電平時(shí)，Q1管截止，Q2管導通，電路輸出高電平。通過(guò)兩只MOS管的交互導通，從而減低了功耗，提高了每個(gè)管的承受能力，適合于FED驅動(dòng)大電流的要求。由電阻R2和二極管D3組成的并聯(lián)鉗位電路，目的是使MOS的導通速度加快。

　　3 集成矩陣掃描功率放大電路

　　3．1 STV7697B簡(jiǎn)介

　　STV7697B是ST公司生產(chǎn)的一種專(zhuān)用于PDP的掃描驅動(dòng)芯片，擁有一個(gè)頻率高達8 MHz的64位的級聯(lián)移位寄存器，可以實(shí)現64路高壓大電流輸出。通過(guò)級聯(lián)，可以實(shí)現任意的垂直像素。低壓部分邏輯控制采用5 V的電壓，高壓部分最大供電電壓為170 V，所有的輸入均與CMOS兼容。STV7697B同時(shí)還具有以下特點(diǎn)：

　　(1)峰值輸出電流一200／750 mA；

　　(2)最大源極輸出電流1 A；

　　(3)消隱信號控制；

　　(4)互補的輸出控制；

　　(5)100腳的TQFP封裝。

　　3．2 STV7697B驅動(dòng)方案

　　圖4是芯片的工作時(shí)序波形圖，工作時(shí)SIN腳接收從控制板發(fā)出的掃描信號，極性傳輸方向選擇控制端F／R選擇傳輸方向，信號在行同步時(shí)鐘CLK的上升沿變化瞬間在移位寄存器中移位前進(jìn)，在STB控制下移位寄存器的數據就放到鎖存器中，當BLK允許輸出時(shí)，信號經(jīng)過(guò)內部功率放大器增益輸出相應的高壓信號。

　　FED矩陣掃描集成驅動(dòng)電路設計采用的是FPGA芯片控制產(chǎn)生行驅動(dòng)所需的控制信號，結合STV7697B芯片的內部結構以及時(shí)序要求。STV7697B 可級聯(lián)使用，實(shí)現矩陣掃描輸出，它的實(shí)際設計框圖如圖5所示。行電路工作時(shí)，每一個(gè)行周期內，高電平有效的SIN信號先從第一片STV7697B的SIN 端輸入，從芯片的SOUT端輸出，再與后一芯片的SIN端級聯(lián)。這樣，在行掃描脈沖CLK信號的周期內，掃描數據電平從第一個(gè)輸出端依次移位到最后一個(gè)輸出端，各信號經(jīng)過(guò)內部功率放大器增益輸出相應行的掃描脈沖，加載到FED顯示屏行電極上。