cpu的內部結構

1.算術(shù)邏輯單元ALU(Arithmetic Logic Unit)
ALU是運算器的核心。它是以全加器為基礎，輔之以移位寄存器及相應控制邏輯組合而成的電路，在控制信號的作用下可完成加、減、乘、除四則運算和各種邏輯運算。就像剛才提到的，這里就相當于工廠(chǎng)中的生產(chǎn)線(xiàn)，負責運算數據。

2.寄存器組 RS(Register Set或Registers)
RS實(shí)質(zhì)上是CPU中暫時(shí)存放數據的地方，里面保存著(zhù)那些等待處理的數據，或已經(jīng)處理過(guò)的數據，CPU訪(fǎng)問(wèn)寄存器所用的時(shí)間要比訪(fǎng)問(wèn)內存的時(shí)間短。采用寄存器，可以減少CPU訪(fǎng)問(wèn)內存的次數，從而提高了CPU的工作速度。但因為受到芯片面積和集成度所限，寄存器組的容量不可能很大。寄存器組可分為專(zhuān)用寄存器和通用寄存器。專(zhuān)用寄存器的作用是固定的，分別寄存相應的數據。而通用寄存器用途廣泛并可由程序員規定其用途。通用寄存器的數目因微處理器而異。

3.控制單元(Control Unit)
正如工廠(chǎng)的物流分配部門(mén)，控制單元是整個(gè)CPU的指揮控制中心，由指令寄存器IR(Instruction Register)、指令譯碼器ID(Instruction Decoder)和操作控制器0C(Operation Controller)三個(gè)部件組成，對協(xié)調整個(gè)電腦有序工作極為重要。它根據用戶(hù)預先編好的程序，依次從存儲器中取出各條指令，放在指令寄存器IR中，通過(guò)指令譯碼(分析)確定應該進(jìn)行什么操作，然后通過(guò)操作控制器OC，按確定的時(shí)序，向相應的部件發(fā)出微操作控制信號。操作控制器OC中主要包括節拍脈沖發(fā)生器、控制矩陣、時(shí)鐘脈沖發(fā)生器、復位電路和啟停電路等控制邏輯。

4.總線(xiàn)(Bus)
就像工廠(chǎng)中各部位之間的聯(lián)系渠道，總線(xiàn)實(shí)際上是一組導線(xiàn)，是各種公共信號線(xiàn)的集合，用于作為電腦中所有各組成部分傳輸信息共同使用的“公路”。直接和 CPU相連的總線(xiàn)可稱(chēng)為局部總線(xiàn)。其中包括: 數據總線(xiàn)DB(Data Bus)、地址總線(xiàn)AB(Address Bus) 、控制總線(xiàn)CB(Control Bus)。其中，數據總線(xiàn)用來(lái)傳輸數據信息；地址總線(xiàn)用于傳送CPU發(fā)出的地址信息；控制總線(xiàn)用來(lái)傳送控制信號、時(shí)序信號和狀態(tài)信息等。

CPU的工作流程

由晶體管組成的CPU是作為處理數據和執行程序的核心，其英文全稱(chēng)是:Central Processing Unit，即中央處理器。首先，CPU的內部結構可以分為控制單元，邏輯運算單元和存儲單元(包括內部總線(xiàn)及緩沖器)三大部分。CPU的工作原理就像一個(gè)工廠(chǎng)對產(chǎn)品的加工過(guò)程:進(jìn)入工廠(chǎng)的原料(程序指令)，經(jīng)過(guò)物資分配部門(mén)(控制單元)的調度分配，被送往生產(chǎn)線(xiàn)(邏輯運算單元)，生產(chǎn)出成品(處理后的數據)后，再存儲在倉庫(存儲單元)中，最后等著(zhù)拿到市場(chǎng)上去賣(mài)(交由應用程序使用)。在這個(gè)過(guò)程中，我們注意到從控制單元開(kāi)始，CPU就開(kāi)始了正式的工作，中間的過(guò)程是通過(guò)邏輯運算單元來(lái)進(jìn)行運算處理，交到存儲單元代表工作的結束。

Core架構CPU內部結構示意圖

英特爾微處理器現在的內部結構因不同的用途而異。包括“P5”結構的Pentium、“P6”結構的Pentium Pro/II/III、“NetBurst”結構的Pentium 4/D及至強，以及“Banias”結構的Pentium M與Core Duo。

在這種狀況下，服務(wù)器和臺式機與筆記本微處理器的內部結構是不同的。這種狀況將于2006年3季度得到改善，屆時(shí)將采用全新的統一架構“Core”。其結構示意圖如下圖所示。

　　指令行數由過(guò)去的3個(gè)增至4個(gè)。過(guò)去的雙核產(chǎn)品每個(gè)內核分別配備自己的高速緩存。而Core結構則由2個(gè)CPU內核共享高速緩存。當內核使用相同地址空間的數據時(shí)，不再需要通過(guò)前端總線(xiàn)交換數據。除此之外，還追加了從內存中將數據預取至高速緩存的功能，以及一個(gè)時(shí)鐘周期對128位數據包進(jìn)行運算的SSE指令等。管線(xiàn)級數為14級。