集成運放參數測試儀設計方案

圖4-1-2 開(kāi)環(huán)放大倍數測量原理圖

（二）輸入失調電壓的測量
　　繼電器狀態(tài)：K1,K2接地，K3,K4接通，K5，K6接地。如圖 4-2-1
　　K6接地，放大器U1的輸出與放大器U2的同相端通過(guò)一電阻分壓網(wǎng)絡(luò )相連，而放大器U2的反相端接地。所以：根據輸入失調電壓的定義：
()

圖4-2-1 輸入失調電壓測試原理圖
(三)輸入失調電流的測量
　　繼電器狀態(tài)：K1,K2接地，K3,K4斷開(kāi)，K5，K6接地。如圖4-3-1
與上面相同有，所以有：



圖4-3-1 輸入失調電流測試原理圖

(四)共模抑制比的測量
　　繼電器狀態(tài)：K1、K2接信號端，K3、K4閉合。K5,K6接地。如圖4-4-1運放應對共模信號有很強的抑制能力。表征這種能力的參數叫共模抑制比，用kCMR表示。它定義為差模電壓增益AvD和共模電壓增益Avc之比，即kCMR=∣AvD/Avc∣。
　　測試原理如圖35.5所示。由于RF>>RI，該閉環(huán)電路對差模信號的增益AvD= RF/RI。共模信號的增益AvC= （VO/VS)。因此，只要從電路上測出VO和VS，即可求出共模抑制比
KCMR=∣AvD/Avc∣= （RF/RI）o（VS/VO）
　　KCMR的大小往往與頻率有關(guān)，同時(shí)也與輸入信號大小和波形有關(guān)。測量的頻率不宜太高，信號不宜太大。

圖4-4-1 共模抑制比測量原理圖

(五) -3dB帶寬F0
　　繼電器狀態(tài)：K7斷開(kāi)，K4閉合，K2接信號端；被測放大器構成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號輸出。
-3dB帶寬的測量，通過(guò)FPGA與外部鎖相環(huán)對30MHz信號進(jìn)行程控分頻與倍頻，產(chǎn)生高精確度的掃頻信號，然后通過(guò)隔直電容加到被測放大器的同相輸入端（放大器通過(guò)繼電器切換接成單位增益組態(tài)），放大器的輸出信號通過(guò)隔直電容加到有效值轉換芯片的輸入端。掃頻信號從40kHz開(kāi)始逐漸增大，同時(shí)通過(guò)AD檢測有效值轉換芯片的輸出電壓，當輸出電壓下降到原來(lái)的0.707倍時(shí)記下此時(shí)的頻率值既是-3dB帶寬截止頻率。
(六)轉換速率(SR)和上升時(shí)間的測量
　　脈沖響應時(shí)間包括上升時(shí)間，下降時(shí)間、延遲時(shí)間、和脈動(dòng)時(shí)間等。測試電路仍然采用以上電路，繼電器狀態(tài)K7斷開(kāi)，K4閉合，K2接信號端；被測放大器構成單位增益狀態(tài)。K9接OUT1將單位增益狀態(tài)的放大器信號輸出。讀取響應時(shí)間方法如下圖所示。其中tr為上升時(shí)間，tf為下降時(shí)間，td(r)為上升延遲時(shí)間，td(f)為下降延遲時(shí)間。在單片機的控制下，FPGA發(fā)出一階躍信號，同時(shí)觸發(fā)高速計數，通過(guò)一高速比較器檢測放大器的輸出狀態(tài)，當上升到0.9Vdd時(shí)鎖存計數值，同時(shí)觸發(fā)中斷，將計數值送給單片機。單片機根據此計數值和計數頻率便可以計算出上升時(shí)間。

圖4-6-1 Tr示意圖

五、電路圖及有關(guān)設計文件
（一）電源電路：
為了保證足夠的電源供應，我們制作了一個(gè)有±5V、±12V、±15V、0~30V可調的電壓源。 圖5-1-1、圖5-1-2是原理圖

圖5-1-1 電源電路