集成運放參數測試儀設計方案
加入技術(shù)交流群
經(jīng)過(guò)綜合考慮我們選擇方案二，不需要很復雜的電路就可以實(shí)現并擴展非常強大的顯示功能。
2、 鍵盤(pán)輸入方案:
方案一：采用7289芯片與鍵盤(pán)相結合，鍵盤(pán)的整個(gè)控制只需4條控制線(xiàn)。程序的編寫(xiě)也比較簡(jiǎn)單且容易同led顯示接口。
方案二：不使用任何專(zhuān)用芯片，用一塊74LS138譯碼輸出8路掃描信號，3路掃描返回信號線(xiàn)接I/O口輸入（我們設計的是3*8的鍵盤(pán)）。這種設計方案電路設計非常的簡(jiǎn)單，但是軟件的編寫(xiě)要考慮軟件去抖等，會(huì )比較復雜而且占用大量的CPU資源。
方案三：在FPGA內部構造一鍵盤(pán)掃描控制器，專(zhuān)門(mén)用以處理按鍵信息，并進(jìn)行初步的處理（如鍵盤(pán)去抖），通過(guò)中斷把鍵值發(fā)送給單片機。由于我們在FPGA內部已經(jīng)建立了系統總線(xiàn)，擴展鍵盤(pán)非常簡(jiǎn)單。而且采用此方法外部硬件電路的設計也非常簡(jiǎn)單。
比較三者的優(yōu)缺點(diǎn)我們選擇了方案三，這樣充分利用CPLD的功能硬件與軟件設計都比較簡(jiǎn)單。二、整機工作原理與功能實(shí)現
圖2-1-1 系統整體結構示意圖 系統電路原理圖如圖5-3-1所示。通過(guò)繼電器的切換實(shí)現四個(gè)基本參數和大量程的轉換。測量開(kāi)環(huán)放大倍數和共模抑制比的基準信號采用DDS合成技術(shù)產(chǎn)生（DDS合成控制器通過(guò)硬件編程在FPGA內部生成）。信號的幅值通過(guò)精密整流后的響應信號高速采樣，再經(jīng)過(guò)數字信號處理的方法獲得。采樣信號的幅值測量采用等精度測量方法，通過(guò)程控放大器將采樣信號的幅度控制在1-3.3V之間，這樣可以使小信號測量時(shí)有效位數增多，又克服了測量大信號量程不足的限制。
-3dB帶寬的測量，通過(guò)FPGA與外部鎖相環(huán)對30MHz信號進(jìn)行分頻與倍頻，產(chǎn)生高精確度的掃頻信號，然后通過(guò)隔直電容加到被測放大器的同相輸入端（放大器通過(guò)繼電器切換接成單位增益組態(tài)），放大器的輸出信號通過(guò)隔直電容加到有效值轉換芯片的輸入端。掃頻信號從40kHz開(kāi)始逐漸增大，同時(shí)通過(guò)AD檢測有效值轉換芯片的輸出電壓，當輸出電壓下降到原來(lái)的0.707倍時(shí)記下此時(shí)的頻率值既是-3dB帶寬截止頻率。
上升時(shí)間的測量，單片機向某一特定地址中寫(xiě)入任意值,啟動(dòng)上升時(shí)間測量功能。接著(zhù)FPGA輸出一階躍信號給被測放大器(被測放大器也接成單位增益組態(tài)),同時(shí)啟動(dòng)高速計數，放大器的輸出信號送給一比較電平設為0.9Vdd的高速比較器,當放大器輸出端的信號增大到0.9Vdd時(shí)比較器輸出高電平,FPGA內部計數器停止計數。如圖2-1-2根據此計數值和計數時(shí)鐘的頻率便可以得到上升時(shí)間。
圖2-2-1無(wú)操作系統與有操作系統的區別
設計到很多的硬件、軟件及其混合的設計。采用操作系統的架構來(lái)組織，將非常有利于我們小組各個(gè)成員之間的協(xié)作開(kāi)發(fā)。有的人專(zhuān)注于服務(wù)進(jìn)程以及用戶(hù)界面和數據處理，有人專(zhuān)注于FPGA系統總線(xiàn)和外圍器件以及底層驅動(dòng)程序的設計。
Mini OS是一款擁有可裁剪、多任務(wù)的占先式內核的操作系統。它的任務(wù)調用及中斷時(shí)間是可知道的，因此，采用Mini OS操作系統將大幅改善軟件設計的環(huán)境，提高軟件設計的規范。且該系統的底層模塊完全采用匯編語(yǔ)言編寫(xiě)，然后采用操作系統調度的方法，很大程度上提高了系統的實(shí)時(shí)性和執行效率。如圖2-2-2
圖2-2-2 Mini OS 各進(jìn)程示意圖
（三）其他系統擴展
1、語(yǔ)音播報方案
為了豐富人機的接口我們增加了語(yǔ)音的播報利用 凌陽(yáng)SPCE061位單片機的語(yǔ)音處理功能。只須調用庫函數即可以實(shí)現音頻編程或自己錄制語(yǔ)音資源就可以實(shí)現語(yǔ)音播放以及語(yǔ)音報警功能。
2、打印功能
為了能夠將測量數據打印出來(lái)，我們采用了TL58打印機，該打印機小型、輕便、我們使用并口打印，控制也非常的方便。它帶國家一、二級字庫，可以滿(mǎn)足一般打印的需求。
3、串口通信功能
為了適應網(wǎng)絡(luò )化的趨勢，為了能夠進(jìn)行大批量的數據統計與分析我們設計了此與上位機進(jìn)行通訊的串行數據接口。我們可以通過(guò)此串行接口，將一批運放的測量參數上傳到上位機，然后進(jìn)行統計分析，對這一批運放的性能參數給出有效的估計。這在實(shí)際的科研、生產(chǎn)中比只測量一兩個(gè)放大器的參數具有更大的意義。我們還可以通過(guò)上位機控制下位機測量相應的參數，并在顯示屏上顯示下位機無(wú)法顯示的參數（如波特圖、對正弦信號相應的頻譜）具有虛擬儀器的功能。
三、各子模塊的設計
（一）輸入電壓4～40mV、輸入電流0～4mA量程轉換：
量程轉換通過(guò)繼電器和程控放大器相結合實(shí)現。繼電器切換大量程；程控放大器切換小量程，最終將信號的幅度控制在1-3.3V之間，這樣既可以使小信號測量時(shí)有效位數增多，又克服了測量大信號量程不足的限制；保證了測量的精度和范圍，實(shí)現等精度測量。
圖3-3-1 DDS外圍電路 （四）單位增益帶寬測試：
在該功能中需要40KHZ--4MHZ的掃頻信號，我們通過(guò)FPGA和外部鎖相環(huán)對30MHz的系統時(shí)鐘進(jìn)行程控分頻和倍頻生成，從而使產(chǎn)生的頻率可以進(jìn)行數字控制，而且極其穩定。為了測試放大器的截止頻率，我們需要檢測單位增益組態(tài)的放大器對掃頻信號的響應情況。對于如此高頻的信號我們不能采用A/D采樣方法處理了，而是采用RMS真有效值轉換的芯片，進(jìn)過(guò)實(shí)驗的測試我們最終選用AD637芯片。它的標定響應頻率為6MHZ。我們對其進(jìn)行了檢測，該芯片完全符合我們的需求。
圖3-1-1 程控放大器原理圖（自動(dòng)量程轉換）
（二）靜態(tài)參數與動(dòng)態(tài)參數的
評論