利用WM8741的音頻解碼器設計方案

WM874l內部的主時(shí)鐘檢測電路自動(dòng)確定主時(shí)鐘MCLK與采樣時(shí)鐘LRCLK關(guān)系，并確定最終采樣速率。盡管WM8741允許MCLK有一定的相位延遲和抖動(dòng)，但設計時(shí)也應盡量使MCLK與LRCLK同步。數模轉換完成后，引腳VOULP、VOULN輸出左聲道的差分模擬電壓信號，引腳VOURP、VOURN輸出右聲道的差分模擬電壓信號。WM8741數字電路部分工作電壓為3．3 V，模擬部分電源電壓為5 V。所有電源引腳都連接一只10μF鉭電容和一只0．1μF陶瓷電容進(jìn)行去耦濾波。數字地與模擬地之間通過(guò)一個(gè)磁珠連接，以減弱干擾。
3．4 模擬信號調理模塊
WM8741輸出的模擬信號中夾雜高次諧波分量，因此需經(jīng)低通濾波濾除高頻噪聲，進(jìn)而得到較為純凈的模擬信號。濾波電路采用LM4562型運算放大器。對于數模轉換電路，在D／A轉換器的后面需采用3階濾波器才能達到防混疊要求。由LM4562外加電阻電容組成的三階巴特沃斯低通濾波器，如圖3所示。濾波器是單位增益，通頻帶內平坦度好。經(jīng)濾波后的信號可直接作為解碼器的平衡信號輸出。當以RCA接口輸出時(shí)，還需把差分信號轉換為單端信號，該轉換電路是由一片LM4562組成的差動(dòng)放大電路。單端信號經(jīng)一只10μF的隔直電容輸出到RCA接口。LM4562采用單獨的±12 V電源供電。

3．5 設計中應注意的問(wèn)題
繪制PCB時(shí)應注意合理布局，數字元件與模擬元件應分開(kāi)放置。CS8416的鎖相環(huán)的外部濾波電阻電容的布局會(huì )影響到音頻時(shí)鐘重建的質(zhì)量，電容應盡量靠近FILT引腳放置，且最好在同一平面上，附近最好不要有過(guò)孔。

4 結束語(yǔ)
設計實(shí)現一個(gè)具有24位、192 kHz的采樣率的數字音頻解碼器。該解碼器無(wú)需MCU控制，電路簡(jiǎn)單、穩定性高。但由于采用硬件控制模式，電路配置具有一定局限性。如果要進(jìn)一步增加其功能可增加一片MCU，采用軟件控制模式，實(shí)現人機交互操作。WM8741優(yōu)異性能使該解碼器輸出具有較高的動(dòng)態(tài)范圍，極低的噪聲，可應用于不同的音頻產(chǎn)品。