如何使用STATECAD進(jìn)行多狀態(tài)機設計實(shí)例分析

隨著(zhù)微電子技術(shù)的迅速發(fā)展，人們對數字系統的需求也在提高。不僅要有完善的功能，而且對速度也提出了很高的要求。對于大部分數字系統，都可以劃分為控制單元和數據單元兩個(gè)組成部分。通常，控制單元的主體是一個(gè)有限狀態(tài)機 ，它接收外部信號以及數據單元產(chǎn)生的狀態(tài)信息，產(chǎn)生控制信號序列。有限狀態(tài)機設計的關(guān)鍵是如何把一個(gè)實(shí)際的時(shí)序邏輯關(guān)系抽象成一個(gè)時(shí)序邏輯函數,傳統的電路圖輸入法通過(guò)直接設計寄存器組來(lái)實(shí)現各個(gè)狀態(tài)之間的轉換, 而用硬件描述語(yǔ)言來(lái)描述有限狀態(tài)機, 往往是通過(guò)充分發(fā)揮硬件描述語(yǔ)言的抽象建模能力，通過(guò)對系統在系統級或寄存器傳輸級進(jìn)行描述來(lái)建立有限狀態(tài)機。EDA 工具的快速發(fā)展，使通過(guò)CAD快速設計有限狀態(tài)機自動(dòng)化成為可能。

　　傳統上在系統級和寄存器傳輸級完成VHDL 的描述主要分以下幾步:

　　(1) 分析控制器設計指標, 建立系統算法模型圖;

　　(2) 分析被控對象的時(shí)序狀態(tài), 確定控制器有限狀態(tài)機的各個(gè)狀態(tài)及輸入.輸出條件;

　　(3) 應用VHDL 語(yǔ)言完成描述。

　　使用XILINX的ISE6.1軟件包的輔助工具STATECAD能加速有限狀態(tài)機設計，大大簡(jiǎn)化狀態(tài)機的設計過(guò)程，實(shí)現狀態(tài)機設計的自動(dòng)化。使用STATECAD進(jìn)行狀態(tài)機設計的流程如下：

　　(1) 分析控制器設計指標, 建立系統算法模型圖;

　　(2) 分析被控對象的時(shí)序狀態(tài), 確定控制器有限狀態(tài)機的各個(gè)狀態(tài)及輸入.輸出條件;

　　(3) 在STATECAD中輸入有限狀態(tài)機狀態(tài)圖，自動(dòng)產(chǎn)生VHDL模型描述，使用STATEBENCH進(jìn)行狀態(tài)轉移分析,分析無(wú)誤后使用導出VHDL模型塊到ISE中進(jìn)行仿真后綜合，實(shí)現到CPLD或FPGA的映射。

　　設計人員的主要工作在第一步。第二步，第三步基本上可以通過(guò)STATECAD完成有限狀態(tài)機的自動(dòng)生成和分析，還可以利用分析結果來(lái)對被控對象的邏輯進(jìn)行分析，改進(jìn)，完善系統控制邏輯。

　　在需要并行處理的場(chǎng)合，往往需要采用多狀態(tài)機來(lái)完成系統的控制任務(wù)，這時(shí)狀態(tài)機之間的同步問(wèn)題往往是設計者需要仔細考慮的問(wèn)題。如果采用完全人工輸入代碼的方法來(lái)設計，往往力不從心。采用STATECAD完成整個(gè)控制邏輯的設計并對設計結果進(jìn)行驗證更能體現CAD設計方法的優(yōu)勢，加速產(chǎn)品開(kāi)發(fā)進(jìn)度，提高設計生產(chǎn)率。

　　下面以一個(gè)雙狀態(tài)機設計過(guò)程來(lái)介紹如何使用STATECAD進(jìn)行多狀態(tài)機的協(xié)同設計。

　　有二個(gè)狀態(tài)機，一個(gè)負責對M0寫(xiě)，一個(gè)負責對M0讀操作，為了簡(jiǎn)單起見(jiàn)，系統已經(jīng)盡量簡(jiǎn)化了。

　　負責對M0寫(xiě)的狀態(tài)機包括四個(gè)狀態(tài)：

　　STATE0：寫(xiě)狀態(tài)機復位后初始化;

　　Write0：對M0寫(xiě)，寫(xiě)滿(mǎn)4個(gè)轉到M0full;

　　M0full：M0滿(mǎn)狀態(tài);