三階單環(huán)Delta-sigma調制器在A(yíng)DC中的應用

0 引言

　　模數轉換器(ADC)在信號處理中起了一個(gè)非常重要的作用。在數字音頻、數字電視、圖像編碼及頻率合成等領(lǐng)域需要大量的數據轉換器。由于超大規模集成電路的尺寸和偏壓不斷減小，模擬器件的精度和動(dòng)態(tài)范圍也不斷降低，對于實(shí)現高分辨率的ADC是一種挑戰。高階多位Delta-sigma ADC由于不需要采樣保持電路，電路規模小，可以實(shí)現較高的分辨率，因此在實(shí)際中得到廣泛的應用。Delta-sigmaADC采用過(guò)采樣技術(shù)和噪聲整形技術(shù)相結合，對量化噪聲雙重抑制，從而實(shí)現高精度模數轉換。在實(shí)際的設計中需要根據設計指標穩定性和動(dòng)態(tài)范圍等進(jìn)行折衷。要實(shí)現大的動(dòng)態(tài)范圍，就需要較高的過(guò)采樣率和多位量化器。為了保持高階DSM的穩定性就需要使用多位量化器，而多位量化器會(huì )增加后續內部ADC的設計難度。因此，必須仔細選擇過(guò)采樣率和量化器的位數，以實(shí)現預期的性能指標。本文提出一種三階單環(huán)局部反饋的Delta-sigma調制器結構，利用Richard Schreier的Matlab Delta-sigma調制器設計工具包，推導調制器傳輸函數，并對系數進(jìn)行優(yōu)化，使用Verilog硬件語(yǔ)言對調制器進(jìn)行行為級建模。調制器的信號帶寬為32.8kHz，過(guò)采樣率為128，工作時(shí)鐘8.4MHZ，精度16位，可以達到145dB以上的SNR。

　　1 Delta-sigma調制器的原理和結構

　　△-∑調制技術(shù)來(lái)自高分辨率的A/D、D/A變換器中的過(guò)取樣△-∑轉換技術(shù)，利用經(jīng)典自動(dòng)控制理論中負反饋概念，通過(guò)反饋環(huán)來(lái)提高量化器的有效分辨率并整形其量化噪聲。在對信號進(jìn)行過(guò)取樣后，噪聲功率譜幅度降低，并通過(guò)一個(gè)對輸入呈低通而對量化噪聲呈現高通的噪聲整形器，將量化噪聲功率的絕大部分移到信號頻帶之外，從而可通過(guò)濾波有效地抑制噪聲。

　　Delta-sigma調制器的仿真模型可以用圖1來(lái)表示。該系統是一個(gè)雙端輸入、單端輸出的線(xiàn)性系統，系統的一個(gè)輸入為外部輸入信號U，另一個(gè)輸入為量化器的反饋V，輸出則是量化器的輸入Y。

　　由圖1根據疊加原理，可知系統的輸出可以表示為

　　其中，L0(z)和L1(z)分別是輸入U(z)和V(z)到輸出Y(z)的傳遞函數。

　　令調制器量化噪聲為E(z)，則調制器的輸出為

　　由式(1)、(2)可得

　　其中G(z)是信號傳遞函數(STF)，H(z)是NTF(NTF)。所以