EMCCD圖像傳感器CCD97時(shí)序驅動(dòng)電路的設計
加入技術(shù)交流群
電路的時(shí)間常數：
又因為上升時(shí)間與時(shí)間常數的關(guān)系為：
為了滿(mǎn)足最佳上升時(shí)間( 200 ns) 的要求， 必須在EL7457 驅動(dòng)輸出端串上一個(gè)小電阻， 原理如圖6 所示。
圖6 中， FPGA _ CLKI1, FPGA _ CLKI2, FPGA _CLKI3, FPGA _ CLKI4 為FPGA 產(chǎn)生的T T L 時(shí)序。
ARM_IOE 為ARM 核產(chǎn)生的門(mén)控信號， 用來(lái)控制驅動(dòng)脈沖I Φ1, 2, 3, 4 的開(kāi)關(guān)。由于理論與實(shí)際計算的誤差， 輸出串接電阻R9 , R10 , R 13 , R14 將通過(guò)硬件調試過(guò)程確定， 以產(chǎn)生驅動(dòng)CC97 工作的最佳波形。同理， FPGA_ CLKS1, FPGA _ CLKS2, FPGA _ CLKS3, FPGA _CLKS4 為FPGA 產(chǎn)生的TT L 時(shí)序。A RM _SOE 為ARM 產(chǎn)生的門(mén)控信號， 輸出串接電阻待定。
圖6 IΦ 1, 2, 3, 4; SΦ 1, 2, 3, 4 驅動(dòng)產(chǎn)生
在RΦ1, 2, 3 產(chǎn)生電路中， 因為其電壓擺幅要求為0~ 12 V, 故給它加以12 V 的電源( 見(jiàn)圖7) 。
評論