平衡電子設備靜電防護和信號完整性設計

導言：如今，電子裝置有三大發(fā)展趨勢：采用較小的幾何尺寸，減少片上防護和適應不斷變化的應用環(huán)境，這也導致靜電（ESD）防護有了顯著(zhù)地變化。在確?？煽康腅SD防護條件下，保證高信號完整性的復雜度增加，這就迫使設計者在ESD防護和所期望的信號完整性之間進(jìn)行平衡。

　　現今，專(zhuān)業(yè)集成電路（ASICs）的制造工藝使幾何尺寸已經(jīng)減少到90nm或更小，因此引發(fā)ESD相關(guān)故障的電壓或電流值也已減小。簡(jiǎn)單地說(shuō)，那些更小的裝置將會(huì )受到更小的電平電壓或電流的損害。而減少片上ESD防護是增加ESD損害的一個(gè)因素，這種困境已被ESD目標規范產(chǎn)業(yè)委員會(huì )廣泛地宣傳。

　　確定哪種ESD防護裝置能提供最好的防護不是一件容易的事情。今天已有各種ESD防護裝置，通常人們把它們分為三個(gè)大類(lèi)：

　　聚合物裝置似乎對高頻應用具有吸引力的，因為它們的亞微微法拉電容是0.05-1.0pF，但是這個(gè)低電容帶來(lái)一些不怎么引人注目的副作用。直到達到比箝位電壓高得多的觸發(fā)電壓之下一代電子設備的ESD防護和信號完整性前，一個(gè)聚合物裝置不會(huì )擊穿。聚合體的高觸發(fā)電壓和箝位電壓使得聚合物裝置對于ESD防護是不可靠的。除此之外，在電荷放電后，聚合體應該回到它的高阻抗狀態(tài)，但是這個(gè)恢復過(guò)程需要幾個(gè)小時(shí)到一天，這個(gè)時(shí)間過(guò)程使得聚合物裝置對電纜一接入就要其發(fā)揮作用的應用場(chǎng)合缺乏吸引力。最后，聚合體在應用中無(wú)法接受的另一個(gè)特性是：其性能在使用過(guò)程中會(huì )降低。

　　可變器和抑制器相對廉價(jià)，但是抑制器應用主要受到高觸發(fā)電壓、高箝位電壓和高阻抗特性的限制，這些特性導致傳到保護裝置的能量大部分都分流到地上去了。抑制器的另外一個(gè)缺陷是其性能在使用過(guò)程中會(huì )降低。經(jīng)過(guò)單次ESD沖擊后就能觀(guān)察到其電信能發(fā)生了變化，包括電容變化。大多數抑制器在10到20次ESD沖擊后失效。

　　半導體二極管器件具有低箝位電壓，低阻抗，快速響應時(shí)間和較高的可靠性的特點(diǎn)。二極管傳統上相對其他解決方案還具有較高電容的特點(diǎn)，但是新的低于微微法拉設計，使它們成為穩定的ESD防護和信號完整性的最具吸引力的組合。

　　通常，設備賣(mài)主在比較ESD保護裝置的ESD標定情況時(shí)，提供了數據表格。事實(shí)上，這些標定值不能真實(shí)地反映裝置能多好地保護設備。舉例來(lái)說(shuō)，當數據表格給裝置X的標定值是8 kV，給裝置Y的標定值是15 kV的時(shí)候，由此能不能判斷裝置Y比較好呢？保護器的ESD標定值只表明保護器本身能承受的負荷并非是設備能承受的。在許多情況，8-kV的裝置可能提供的保護比一個(gè)15-kV要好。除了保護裝置的ESD標定值，電壓值（箝位電壓）之外，沖擊ASIC的涌流（剩余電流）值也是需要重點(diǎn)考慮的。

　　比較的出發(fā)點(diǎn)：箝位電壓

　　當代的工業(yè)實(shí)踐要求發(fā)布箝位電壓，它是基于一個(gè)具有8μs上升時(shí)間和20μs持續時(shí)間的脈沖。大多數資料表明箝位電壓使用1-A脈沖，有時(shí)也采用更高電流的脈沖。有一點(diǎn)特別值得注意，這個(gè)脈沖不等價(jià)于具有1ns上升時(shí)間和60ns持續時(shí)間的ESD脈沖。另外在IEC 61000-4-2規定的等級4，其峰值電流為30A的脈沖沖擊下測量的箝位電壓，與電流為1-A的脈沖沖擊下測得的箝位電壓值有顯著(zhù)差別。因為箝位電壓時(shí)通常是從資料表看到的可用的數據信息，所以當比較不同的ESD保護裝置時(shí)，它提供了一個(gè)好的參考值。

　　一般，半導體二極管有最低的箝位電壓峰值，而其抑制器和聚合體有相對較高的箝位電壓峰值。采用上面描述的1-A脈沖標準，大多數的半導體ESD防護二極管額定箝位電壓介于8到15伏特之間。當按IEC 61000-4-2的8千伏標準時(shí)，這些二極管顯現的典型箝位電壓峰值是50到100伏，這一現象還依賴(lài)于二極管的其他特性，如動(dòng)態(tài)阻抗。相比之下，抑制器的箝位電壓能高出若干倍。典型的低電容抑制器具有的箝位電壓值變化范圍從150到500伏特。同時(shí)，由于“觸發(fā)”電壓要求高達500伏特，聚合體的使用受到它們的高箝位電壓特性的限制。高觸發(fā)要求減慢了聚合體的響應時(shí)間，這增加了對被保護裝置產(chǎn)生危害的可能性?？傮w而言，因為它們的較低箝位電壓和較快速的啟動(dòng)時(shí)間，半導體二極管比聚合體或抑制器能提供更好的ESD防護。

剩余電流和動(dòng)態(tài)阻抗

　　流經(jīng)ASIC的電流量依賴(lài)于整個(gè)保護電路的動(dòng)態(tài)阻抗與ASIC和其余電路的動(dòng)態(tài)阻抗的比