利用IBIS模型研究信號完整性問(wèn)題
加入技術(shù)交流群
本文是關(guān)于在印刷電路板 (PCB) 開(kāi)發(fā)階段使用數字輸入/輸出緩沖信息規范 (IBIS) 模擬模型的文章。本文將介紹如何使用一個(gè) IBIS 模型來(lái)提取一些重要的變量，用于信號完整性計算和確定 PCB 設計解決方案。請注意，該提取值是 IBIS 模型不可或缺的組成部分。
圖 1 錯配端接阻抗 PCB 裝置
信號完整性問(wèn)題
當觀(guān)察傳輸線(xiàn)兩端的數字信號時(shí)，設計人員會(huì )吃驚于將信號驅動(dòng)至某條 PCB 線(xiàn)跡時(shí)出現的結果。通過(guò)相對較長(cháng)的距離，相比瞬時(shí)變化信號，電信號更像行波。描述電路板上電波行為的較好模擬是池中波 (wave in a pool)。紋波穿過(guò)池順利傳播，因為體積相同的兩組水具有相同的“阻抗”。然而，池壁的阻抗差異明顯，并以相反方向反射波。注入 PCB 線(xiàn)跡的電信號也出現相同的現象，其在阻抗錯配時(shí)以類(lèi)似方式反射。圖 1 顯示了錯配端接阻抗的一個(gè) PCB 裝置。微控制器即 TI MSP430? 向 TI ADS8326 ADC 發(fā)送一個(gè)時(shí)鐘信號，其將轉換數據發(fā)送回 MSP430。圖 2 顯示了該裝置中阻抗錯配所形成的反射。這些反射在傳輸線(xiàn)跡上引起信號完整性問(wèn)題。讓一端或者兩端的 PCB 線(xiàn)跡電阻抗相匹配可極大地減少反射。
圖 2 圖 1 中錯配端接阻抗促發(fā)反射
要解決系統電阻抗匹配問(wèn)題，設計人員需要理解集成電路 (IC) 的阻抗特性，以及起到傳輸線(xiàn)跡作用的 PCB 線(xiàn)跡的阻抗特性。知道這些特性，讓設計人員能夠將各連接單元建模為分布式傳輸線(xiàn)跡。
傳輸線(xiàn)跡為各種電路服務(wù)，從單端和差分端器件到開(kāi)漏輸出器件。本文主要介紹單端傳輸線(xiàn)跡，其驅動(dòng)器有一個(gè)推拉輸出電路設計。圖 3 顯示了用于設計該舉例傳輸線(xiàn)跡的各組成部分。
圖 3 實(shí)例單端傳輸線(xiàn)電路
另外，還需要如下 IC 引腳規范：
發(fā)送器輸出電阻 ZT (Ω)
評論