利用IBIS模型研究信號完整性問(wèn)題

(5)
其中,tRise 為以秒為單位的上升時(shí)間。
在 PCB 上實(shí)施一個(gè)集總式電路以后,端接策略便不是問(wèn)題了。根本上而言,我們假設傳送至傳輸導線(xiàn)中的驅動(dòng)器信號瞬間到達接收機。
EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 利用IBIS模型研究信號完整性問(wèn)題
(5)
其中,tRise 為以秒為單位的上升時(shí)間。
在 PCB 上實(shí)施一個(gè)集總式電路以后,端接策略便不是問(wèn)題了。根本上而言,我們假設傳送至傳輸導線(xiàn)中的驅動(dòng)器信號瞬間到達接收機。
評論