∑-ΔADC(第一部分):基本拓撲

　　Σ-Δ轉換器在從直流到幾MHz信號的寬頻率范圍內，都能理想的實(shí)現高分辨率信號轉換。圖1顯示了Σ-ΔADC的基本拓撲或核心，其內部為Σ-Δ調節器和數字濾波器的串聯(lián)。研究Σ-ΔADC時(shí)，可以發(fā)現雖然它們具有多種特色，但都為這種基本架構。這個(gè)窗和后面的三個(gè)Baker最佳窗研究了基本拓撲和這兩個(gè)模塊的功能。

　　Σ-ΔADC的輸入信號為交流或直流電壓。這個(gè)和后三個(gè)Baker最佳窗使用單周期正弦波作為輸入信號。使用1位內部ADC，圖1中內部轉換調節器采集輸入信號，產(chǎn)生粗量化的輸出作為輸入信號。調節器將模擬輸入信號轉換為高速脈沖波形。調節器輸出脈沖序列一到零的比例反映了輸入模擬電壓。雖然調節器產(chǎn)生一個(gè)帶噪聲的輸出，但是未來(lái)的列說(shuō)明電路將噪聲“塑造”成更高頻率的輸出頻譜。這個(gè)動(dòng)作為數字濾波器輸出的低噪聲、高分辨率轉換鋪平了道路。

　　在調節器輸出，數字濾波器解決了高頻噪聲和高速采樣率的問(wèn)題。因為信號位于數字域，可以采用低通數字濾波器削弱高頻率噪聲，采用抽取濾波器減小輸出數據的速度。數字/抽取濾波器采樣和濾除調節器1位代碼串，并創(chuàng )建低速多位編碼。

　　雖然大多數轉換器只有一個(gè)采樣率，Σ-Δ轉換器卻有兩個(gè)：輸入采樣率和輸出數據率。這兩個(gè)有意義的變量比例定義了系統抽取比例。抽取率和轉換器有效分辨率之間存在一個(gè)強大的關(guān)系。未來(lái)的窗將檢測調節器、數字/抽取濾波器和可調節抽取比例怎樣工作。