模數轉換器JESD204標準概述

隨著(zhù)轉換器分辨率和速度的提高，對于效率更高的數字端接口的需求也隨之增長(cháng)。目前，模數轉換器（ADC）正經(jīng)歷從并行LVDS（低壓差分信號）和CMOS數字接口到串行接口（JESD204）的轉變。JESD204由JEDEC開(kāi)發(fā)。

JESD204接口可提供這種高效率，較之其前代產(chǎn)品在速度、尺寸和成本上更有優(yōu)勢。采用JESD204的設計擁有更快的接口帶來(lái)的好處，能與轉換器更快的采樣速率同步。此外，引腳數量的減少使得封裝尺寸更小且布線(xiàn)數量更少，這些都讓電路板更容易設計并且封裝和電路板設計的成本更低。

該標準可以方便地調整，以滿(mǎn)足未來(lái)的需求，正如它已經(jīng)歷了兩個(gè)版本的變化。自從2006年發(fā)布以來(lái)，JESD204標準經(jīng)過(guò)兩次更新，目前版本為B。

由于該標準已為轉換器供應商和用戶(hù)所采納，它被細分并增加了新特性，提高了效率和實(shí)施的便利性。此標準即適用于模數轉換器(ADC)也適用于數模轉換器(DAC)，本文將集中探討其在模數轉換器中的應用。

JESD204(2006)

2006年4月，JESD204最初版本發(fā)布。該版本描述了轉換器和接收器（通常是FPGA或ASIC）之間數Gb的串行數據鏈路。在最初版本中，串行數據鏈路被定義為一個(gè)或多個(gè)轉換器和接收器之間的單串行通道。

圖1給出了圖形說(shuō)明。圖中的通道代表M個(gè)轉換器和接收器之間的物理接口，該接口由采用電流模式邏輯（CML）的互連差分對組成。所示鏈路是轉換器和接收器之間的串行數據鏈路。幀時(shí)鐘同時(shí)路由至轉換器和接收器，并為設備間的JESD204鏈路提供時(shí)鐘。

圖1：JESD204最初標準

通道數據速率定義為312.5Mbps與3.125Gbps之間，源阻抗與負載阻抗定義為100? ±20%。差分電平定義為標稱(chēng)800mV峰峰值、共模電平范圍從0.72V至1.23V。該鏈路利用8b/10b編碼，采用嵌入式時(shí)鐘，這樣便無(wú)需路由額外的時(shí)鐘線(xiàn)路，以及相關(guān)的高數據速率下傳輸的數據與額外的時(shí)鐘信號對齊的復雜性。

這種形式的串行數據傳輸能容忍走線(xiàn)之間較大的容差--就同步采樣并行LVDS和CMOS接口設計而言。此外，編碼是直流平衡的，確保采用時(shí)鐘和數據恢復（CDR）設計時(shí)極佳的轉換頻率。

當指定鏈路對齊、維護和監控時(shí)，該編碼還允許采用數據和控制特性。此標準規定了含有這些控制特性的訓練模式，可讓通道在轉換器與接收器之間的鏈路上相互對齊。

鏈路質(zhì)量在接收器端受到監控，而鏈路本身則由接收器基于某些JESD204標準規定的誤差閾值予以確定和降壓。當擁護者意識到該標準有必要支持多個(gè)轉換器下的多路、對齊的串行通道，以滿(mǎn)足轉換器增長(cháng)中的速度和分辨率時(shí)，便對標準進(jìn)行了修訂。

JESD204A (2008)

2008年4月，該標準第一版發(fā)布，稱(chēng)為JESD204A。此修訂版增加了支持多個(gè)轉換器下的多路對齊串行通道的能力。此版本保留了最初版所支持的通道數據速率--即從312.5Mbps至3.125Gbps，另外還保留了幀時(shí)鐘。

增加了對多路對齊串行通道的支持，可讓高采樣速率和高分辨率的轉換器達到3.125Gbps的最高支持數據速率。圖2以圖形表示JESD204A版本中增加的功能，即支持多通道。

圖2：第一版--JESD204A。

通過(guò)在標準中加入這些功能，便可支持采用更高采樣速率和/或分辨率的轉換器。例如，根據JESD204，采樣時(shí)鐘為250MHz的14位模數轉換器，在單通道下通過(guò)單鏈路傳送可能需要5.0Gbps的輸出數據速率。

然而，修訂后的JESD204A標準已支持多路對齊串行通道，轉換器采樣數據可映射到兩條對齊串行通道上。這樣便可將單條通道的數據速率降至2.5Gbps，低于3.125Gbps的最高支持數據速率。

對于模數轉換器，當接收到信號時(shí)，若要正確重建模擬域采樣信號，則關(guān)鍵是了解采樣信號和其數字表示之間的時(shí)序關(guān)系。雖然最初的JESD204標準和修訂后的JESD204A標準在性能上都比老的接口標準要高，它們依然缺少一個(gè)關(guān)鍵因素：鏈路上串行數據的確定延遲。

該時(shí)序關(guān)系受模數轉換器的延遲影響，定義為輸入信號采樣邊沿的時(shí)刻直至模數轉換器輸出數字表示這段時(shí)間內的時(shí)鐘周期數。JESD204及JESD204A標準中沒(méi)有定義可確定性設置模數轉換器延遲和串行數字輸出的功能。另外，轉換器的速度和分辨率也不斷提升。這些因素導致了該標準的第二個(gè)版本--JESD204B。

JESD204B (2011)

2011年7月，第二版本標準發(fā)布，稱(chēng)為JESD204B，即當前版本。修訂后的標準中，其中一個(gè)重要方面就是加入了實(shí)現確定延遲的條款。另外，對數據速率的支持上升到了12.5Gbps，并描述了設備的不同速度等級。

此修訂版標準使用設備時(shí)鐘作為主要時(shí)鐘源，而不是像之前版本那樣以幀時(shí)鐘作為主時(shí)鐘源。圖3表示JESD204B版本中的新增功能。

圖3：第二版（當前）--JESD204B。(轉換器 接收器 設備時(shí)鐘)

在JESD204標準之前的兩個(gè)版本中，沒(méi)有確保通過(guò)接口的確定延遲相關(guān)的條款。JESD204B修訂版通過(guò)提供一種機制，確保兩個(gè)上電周期之間以及鏈路重新同步期間，延遲是可重現和確定性的。

該機制是這樣工作的：在定義明確的時(shí)刻使用SYNC~輸入信號，同時(shí)初始化所有通道中轉換器最初的通道對齊序列。此外，接收器必須將每條通道的數據進(jìn)行緩沖，用來(lái)處理串行數據通道上的偏斜?？墒褂梅Q(chēng)為Rx緩沖延遲（RBD）的可編程周期數，在明確定義的時(shí)刻將緩沖數據同時(shí)釋放。

除了確定延遲，JESD204B支持的通道數據速率上升到12.5Gbps，并將設備劃分為三個(gè)不同的速度等級：

?第一速度等級與JESD204和JESD204A標準定義的通道數據速率相同，即通道數據電氣接口最高為3.125Gbps。如前所述，這些數據速率的差分電平為標稱(chēng)800mV峰峰值，共模電壓電平范圍為0.72V至1.23V（源阻抗和負載阻抗定義為100? ±20%）。

?JESD204B的第二速度等級定義了通道數據速率最高為6.375Gbps的電氣接口。該速度等級與第一速度等級相似，差分電平為標稱(chēng)800mV峰峰值。共模電平范圍由于基于接收器給定的終端電壓而稍有不同，但總體與第一速度等級相似。源阻抗和負載阻抗相同，均定義為100? ±20%。

?JESD204B的第三速度等級定義了通道數據速率最高為12.5Gbps的電氣接口。該速度等級電氣接口要求的差分電平降低至標稱(chēng)400mV峰峰值，與較低的兩個(gè)速度等級相比較而言，它將電平值有效地降低了兩倍。共模電平范圍與第二速度等級相似，由接收器指定的終端電壓決定。源阻抗和負載阻抗同樣定義為100? ±20%。

為提供更多的靈活性，JESD204B版本采用設備時(shí)鐘而非幀時(shí)鐘。在之前的JESD204和JESD204A版本中，幀時(shí)鐘是JESD204系統的絕對時(shí)間參照。幀時(shí)鐘和轉換器采樣時(shí)鐘通常是相同的。

這樣就沒(méi)有足夠的靈活性，而且當要將此同樣的信號路由給多個(gè)設備并計數不同路由路徑之間的偏斜時(shí)，就會(huì )對系統設計產(chǎn)生不必要的復雜性。JESD204B中，采用設備時(shí)鐘作為JESD204系統每個(gè)元件的時(shí)間參照。每個(gè)轉換器和接收器分別接收由時(shí)鐘發(fā)生器電路產(chǎn)生的設備時(shí)鐘，該發(fā)生器電路負責從同一個(gè)源產(chǎn)生所有設備的時(shí)鐘。這讓系統設計更加靈活，但需為每個(gè)給定設備指定幀時(shí)鐘和設備時(shí)鐘之間的關(guān)系。

隨著(zhù)轉換器速度和分辨率的提高，對于效率更高的數字接口的需求也隨之增長(cháng)。JESD204串行數據接口標準的建立，是為了提供更優(yōu)秀和快速的方法，以便將數據從轉換器傳輸到接收器設備。

接口經(jīng)過(guò)兩個(gè)版本的改進(jìn)和實(shí)施，以適應對更高速度和分辨率轉換器不斷增長(cháng)的需求。每個(gè)修訂版都滿(mǎn)足了對于改進(jìn)其實(shí)施的要求，并允許標準演進(jìn)以適應轉換器技術(shù)的改變及由此帶來(lái)的新需求。隨著(zhù)系統設計越來(lái)越復雜，以及對轉換器性能要求的提高，JESD204標準有望進(jìn)一步調整和演進(jìn)，滿(mǎn)足新設計的需要。